- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299181 > HM51S4265DTT-6 256K X 16 EDO DRAM, 60 ns, PDSO40 PDF資料下載
參數(shù)資料
| 型號： | HM51S4265DTT-6 |
| 元件分類： | DRAM |
| 英文描述： | 256K X 16 EDO DRAM, 60 ns, PDSO40 |
| 封裝： | 0.400 INCH, PLASTIC, MO-133BA, TSOP2-44/40 |
| 文件頁數(shù)： | 7/33頁 |
| 文件大?。?/td> | 331K |
| 代理商： | HM51S4265DTT-6 |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁
HM514265D Series, HM51S4265D Series
15
Notes concerning 2CAS control
Please do not separate the UCAS/LCAS operation timing intentionally.
However skew between
UCAS/LCAS are allowed under the following conditions.
1. Each of the UCAS/LCAS should satisfy the timing specifications individually.
2. Different operation mode for upper/lower byte is not allowed; such as following.
RAS
UCAS
LCAS
WE
Delayed write
Early write
3. Closely separated upper/lower byte control is not allowed. However when the condition (t
CP ≤ tUL) is
satisfied, fast page mode can be performed.
RAS
UCAS
LCAS
tUL
4. Byte control operation by remaining UCAS or LCAS high is guaranteed.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HM55-21R47 | 1 ELEMENT, 0.47 uH, GENERAL PURPOSE INDUCTOR |
| HM628127HLJP-25 | 128K X 8 STANDARD SRAM, 25 ns, PDSO32 |
| HM62W8128DLR-7 | STANDARD SRAM, PDSO32 |
| HM64-104R7 | 1 ELEMENT, 4.7 uH, GENERAL PURPOSE INDUCTOR, SMD |
| HM76-50R78G | 1 ELEMENT, 0.78 uH, GENERAL PURPOSE INDUCTOR, SMD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HM51W17805J-6GS | 制造商:Hitachi 功能描述: |
| HM51W18160CLTT-6 | 制造商:Renesas Electronics Corporation 功能描述: |
| HM51W18165LTT6 | 制造商:HITACHI 功能描述:* |
| HM51W4260CLTT-6 | 制造商:Hitachi 功能描述: |
| HM5212165/2805 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Series 128M LVTTL Interface SDRAM 66 MHz 2-Mword X 16-Bit X4-Bank |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。