- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382741 > Z80B-CTC Z8 Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | Z80B-CTC |
| 英文描述： | Z8 Microcontrollers |
| 中文描述： | Z8微控制器 |
| 文件頁數(shù)： | 114/222頁 |
| 文件大小： | 1595K |
| 代理商： | Z80B-CTC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁當前第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Z8 Microcontrollers
Serial I/O
ZiLOG
9-8
UM001600-Z8X0599
9.6 SERIAL PERIPHERAL INTERFACE (SPI)
Select Z8 microcontrollers incorporate a serial peripheral
interface (SPI) for communication with other microcontrol-
lers and peripherals. The SPI includes features such as
Stop-Mode Recovery, Master/Slave selection, and Com-
pare mode. Table 9-3 contains the pin configuration for the
SPI feature when it is enabled. The SPI consists of four
registers: SPI Control Register (SCON), SPI Compare
Register (SCOMP), SPI Receive/Buffer Register (RxBUF),
and SPI Shift Register. SCON is located in bank (C) of the
Expanded Register File at address 02.
The SPI Control Register (SCON) (Figure 9-12), is a
read/write register that controls Master/Slave selection, in-
terrupts, clock source and phase selection, and error flag.
Bit 0 enables/disables the SPI with the default being SPI
disabled. A 1 in this location will enable the SPI, and a 0
will disable the SPI. Bits 1 and 2 of the SCON register in
Master Mode select the clock rate. The user may choose
whether internal clock is divide-by-2, 4, 8, or 16. In Slave
Mode, Bit 1 of this register flags the user if an overrun of
the RxBUF Register has occurred. The RxCharOverrun
flag is only reset by writing a 0 to this bit. In slave mode, bit
2 of the Control Register disables the data-out I/O function.
If a 1 is written to this bit, the data-out pin is released to its
original port configuration. If a 0 is written to this bit, the
SPI shifts out one bit for each bit received. Bit 3 of the
SCON Register enables the compare feature of the SPI,
with the default being disabled. When the compare feature
is enabled, a comparison of the value in the SCOMP Reg-
ister is made with the value in the RxBUF Register. Bit 4
signals that a receive character is available in the RxBUF
Register.
If the associated IRQ3 is enabled, an interrupt is generat-
ed. Bit 5 controls the clock phase of the SPI. A 1 in bit 5
allows for receiving data on the clock’s falling edge and
transmitting data on the clock’s rising edge. A 0 allows re-
ceiving data on the clock’s rising edge and transmitting on
the clock’s falling edge. The SPI clock source is defined in
bit 6. A 1 uses Timer0 output for the SPI clock, and a 0
uses TCLK for clocking the SPI. Finally, bit 7 determines
whether the SPI is used as a Master or a Slave. A 1 puts
the SPI into Master mode and a 0 puts the SPI into Slave
mode.
Table 9-3. SPI Pin Configuration
Name
DI
DO
SS
SK
Function
Data-In
Data-Out
Slave Select
SPI Clock
Pin Location
P20
P27
P35
P34
Figure 9-12. SPI Control Register (SCON)
D7 D6 D5 D4 D3 D2 D1 D0
SCON (C) 02
RxCharAvail
CLK Divide (M)
00 TCLK/2
01 TCLK/4
10 TCLK/8
11 TCLK/16
0 Disable *
1 Enable
DO SPI Port Enable (S)
0 SPI DO Port Enable
1 Do Port to I/O
SPI Enable
0 Enable
1 Disable *
Compare Enable
0 Trans/Fall
1 Trans/Rise
Clock Phase
RxCharOverrun (S)
1 Overrun
0 Reset
1 Char. Avail
(M) Used with Bit D7 equal to 1
* Default setting after Reset
0 TCLK
1 Timer 0 Output
CLK Source
0 Slave
1 Master
Master Slave
(S) Used with Bit D7 equal to 0
相關PDF資料 |
PDF描述 |
|---|---|
| Z80B-DART | Z8 Microcontrollers |
| Z80B-PIO | Z8 Microcontrollers |
| Z86E2116PSC | Z8 Microcontrollers |
| Z8300-1PS | 8-Bit Microprocessor |
| Z8300-3PS | Microprocessor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| Z80B-DART | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80B-PIO | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80B-SIO/O | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80C30 | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:CMOS SCC SERIAL COMMUNICATIONS CONTROLLER |
| Z80C30-06LME | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。