- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C875E (LSI Corporation) PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C875E |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| 中文描述： | 的PCI -超的SCSI I / O處理器（個PCI -超的SCSI的I / O處理器） |
| 文件頁數(shù)： | 92/243頁 |
| 文件大?。?/td> | 1362K |
| 代理商： | SYM53C875E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁
SCSI Operating Registers
5-6
SYM53C875/875E Data Manual
bit 4 in the SCNT L1 register should be
checked to verify that the SYM53C875 did not
connect to the SCSI bus.
Bit 4
WAT N (Select with SAT N/ on a Start
Sequence)
When this bit is set and the SYM53C875 is in
initiator mode, the SAT N/ signal will be
asserted during SYM53C875 selection of a
SCSI target device. T his is to inform the target
that the SYM53C875 has a message to send. If
a selection time-out occurs while attempting to
select a target device, SAT N/ will be deasserted
at the same time SSEL/ is deasserted. When
this bit is clear, the SAT N/ signal will not be
asserted during selection. When executing
SCSI SCRIPT S, this bit is controlled by the
SCRIPT S processor, but it may be set manu-
ally in low level mode.
Bit 3
E PC (E nable Parity Checking)
When this bit is set, the SCSI data bus is
checked for odd parity when data is received
from the SCSI bus in either initiator or target
mode. Parity is also checked as data goes from
the SCSI FIFO to the DMA FIFO. If a parity
error is detected, bit 0 of the SIST 0 register is
set and an interrupt may be generated.
If the SYM53C875 is operating in initiator
mode and a parity error is detected, SAT N/
can optionally be asserted, but the transfer
continues until the target changes phase. When
this bit is cleared, parity errors are not
reported.
When these bits are set in the SYM53C875N,
the chip again checks inbound SCSI parity at
the SCSI FIFO—DMA FIFO interface after
the data has passed through the SCSI FIFO.
T he parity bits are not passed through the
DMA FIFO, but parity is generated before the
data is sent out on the PCI bus.
Bit 2
Reserved
Bit 1
AAP (Assert SAT N/ on Parity E rror)
When this bit is set, the SYM53C875 automat-
ically asserts the SAT N/ signal upon detection
of a parity error. SAT N/ is only asserted in ini-
tiator mode. T he SAT N/ signal is asserted
before deasserting SACK / during the byte
transfer with the parity error. T he Enable Par-
ity Checking bit must also be set for the
SYM53C875 to assert SAT N/ in this manner.
A parity error is detected on data received from
the SCSI bus.
If the Assert SAT N/ on Parity Error bit is
cleared or the Enable Parity Checking bit is
cleared, SAT N/ will not be automatically
asserted on the SCSI bus when a parity error is
received.
Bit 0
T RG (Target Mode)
T his bit determines the default operating mode
of the SYM53C875. T he user must manually
set target or initiator mode. T his can be done
using the SCRIPT S language (SET TARGET
or CLEAR TARGET ). When this bit is set, the
chip is a target device by default. When this bit
is cleared, the SYM53C875 is an initiator
device by default.
CAUT ION:
Writing this bit while not connected may cause the
loss of a selection or reselection due to the chang-
ing of target or initiator modes.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
| SYM53C876 | PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器) |
| SYM53C895A | PCI to Ultra2 SCSI Controller(PCI與Ultra2 SCSI連接控制器) |
| SYM53C895 | PCI to Ultra2 SCSI I/O Processor with LVD（Low Voltage Differential Link）Universal Transceivers(PCI與Ultra2 SCSI I/O接口處理器（帶低電壓差分連接通用收發(fā)器）) |
| SYM53C896 | PCI to Dual Channel Ultra2 SCSI Multifunction Controller(PCI與雙通道Ultra2 SCSI連接多功能控制器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。