- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C825A (LSI Corporation) PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | SYM53C825A |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| 中文描述： | 的PCI -的SCSI I / O處理器（個(gè)PCI -的SCSI的I / O接口處理器） |
| 文件頁數(shù)： | 25/225頁 |
| 文件大小： | 1237K |
| 代理商： | SYM53C825A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
Functional Description
Additional Access to General Purpose Pins
SYM53C825A/825AE Data Manual
2-5
Additional Access to
General Purpose Pins
T he SYM53C825A can access the GPIO0 and
GPIO1 general purpose pins through register bits
in the PCI configuration space, instead of using
the GPCNT L register in the operating register
space to control these pins. In the Symbios SDMS
software, the configuration bits control pins as the
clock and data lines, respectively.
To access the GPIO1-0 pins through the configu-
ration space, connect a 4.7 K
resistor between
the MAD(7) pin and V
SS
. MAD(7) contains an
internal pull-up that is sensed shortly after chip
reset. If the pin is sensed high, GPIO1-0 access is
disabled; if it is low, GPIO1-0 access is enabled.
Additionally, if GPIO1-0 access has been enabled
through the MAD(7) pin and if GPIO0 and/or
GPIO1 are sensed low after chip reset, GPIO1-0
access will be disabled. If GPIO1-0 access through
configuration space is enabled, the GPIO0 and
GPIO1 pins cannot be controlled from the
GPCNT L and GPREG registers, but will be
observable from the GPREG register. When
GPIO1-0 access is enabled, the Serial Interface
Control register at configuration addresses 34-35h
controls the GPIO0 and GPIO1 pins. For more
information on GPIO1-0 access, refer to the Serial
Interface Control register description in Chapter
3. For more information on the GPIO pins, see
Chapter 4. T his does not apply to the
SYM53C825AE.
Note: T he Symbios SDMS software controls the
GPIO0 and GPIO1 pins via the GPCNT L
and GPREG registers. T herefore, if using
SDMS, do not connect a 4.7K
resistor
between MAD(7) and Vss.
JTAG Boundary Scan
Testing
T he SYM53C825AJ includes support for JTAG
boundary scan testing in accordance with the
IEEE 1149.1 specification, with one exception that
is discussed in this section. T he device can accept
all required boundary scan instructions, as well as
the optional CLAMP, HIGHZ, and IDCODE
instructions.
T he SYM53C825AJ uses an 8-bit instruction reg-
ister to support all boundary scan instructions. T he
data registers included in the device are the
Boundary Data register, the IDCODE register,
and the Bypass register. T he device can handle a
10 MHz T CK frequency for T DO and T DI.
Due to design constraints, the RST / pin (System
Reset) will always tri-state the SCSI pins when it is
asserted. T his action cannot be controlled by the
boundary scan logic, and thus is not compliant
with the specification. T here are two solutions that
resolve this issue:
1. Use the RST / pin as a boundary scan
compliance pin. When the pin is deasserted,
the device is boundary scan compliant and
when asserted, the device is non-compliant. To
maintain compliance, the RST / pin must be
driven high.
2. When RST / is asserted during boundary scan
testing, the expected output on the SCSI pins
must be a high-z condition, and not what is
contained in the boundary scan data registers
for the SCSI pin output cells.
Because of package limitations, the
SYM53C825AJ replaces the T EST IN, MAC/
_T EST OUT, BIG_LIT /, and SDIRP1 signals with
the JTAG boundary scan signals.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C825AE | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級(jí)SCSI (Fast-20) I/O 處理器) |
| SYM53C875 | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。