參數(shù)資料
型號: SYM53C825A
廠商: LSI Corporation
英文描述: PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
中文描述: 的PCI -的SCSI I / O處理器(個PCI -的SCSI的I / O接口處理器)
文件頁數(shù): 108/225頁
文件大?。?/td> 1237K
代理商: SYM53C825A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁當前第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
SCSI Operating Registers
5-34
SYM53C825A/825AE Data Manual
Registers 34-37 (B4-B7)
Scratch Register A (SCRAT CH A)
Read/Write
T his is a general purpose, user-definable scratch
pad register. Apart from CPU access, only Register
Read/Write and Memory Moves into the
SCRAT CH register will alter its contents. T he
SYM53C825A cannot fetch SCRIPT S instruc-
tions from this location. When bit 3 in the
CT EST 2 register is set, this register contains the
memory-mapped base address of the operating reg-
isters. Setting CT EST 2 bit 3 only causes the base
address to appear in this register; any information
that was previously in the register will remain in-
tact. Any writes to this register while CT EST 2 bit
3 is set will pass through to the actual SCRAT CHA
register. T he power-up value of this register is inde-
terminate.
Register 38 (B8)
DMA Mode (DMODE)
Read/Write
Bit 7-6
T hese bits control the maximum number of
transfers performed per bus ownership, regard-
less of whether the transfers are back-to-back,
burst, or a combination of both. T he
SYM53C825A asserts the Bus Request
(REQ/) output when the DMA FIFO can
accommodate a transfer of at least one burst
size of data. Bus Request (REQ/) is also
asserted during start-of-transfer and end-of-
transfer cleanup and alignment, even though
less than a full burst of transfers may be per-
formed. T he SYM53C825A inserts a “fairness
delay” of four CLK s between burst-length
transfers (as set in BL1-0) during normal oper-
ation. T he fairness delay is not inserted during
PCI retry cycles. T his gives the CPU and other
bus master devices the opportunity to access
the PCI bus between bursts.
BL1-BL0 (Burst Length)
BL1
7
BL0
6
SIOM
5
DIOM
4
ER
3
ERMP
2
BOF
1
MAN
0
Default>>>
0
0
0
0
0
0
0
0
BL2
(CTEST5
bit 2)
BL1
BL0
Burst Length
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
2- transfer burst
4- transfer burst
8-transfer burst
16-transfer burst
32-transfer burst*
64-transfer burst*
128-transfer burst*
Reserved
* Only valid of the FIFO size is set to 536 bytes
相關PDF資料
PDF描述
SYM53C825AE PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器)
SYM53C860 Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器)
SYM53C875 PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器)
SYM53C875E PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器)
SYM53C876E PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器)
相關代理商/技術參數(shù)
參數(shù)描述
SYM53C876E(PBGA) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C876E(PQFP) 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller
SYM53C885 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
SYM53C896 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER
SYM-63LH+ 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer