- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369586 > RH8053GC029512 Microprocessor PDF資料下載
參數(shù)資料
| 型號： | RH8053GC029512 |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 39/81頁 |
| 文件大?。?/td> | 598K |
| 代理商： | RH8053GC029512 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁
Mobile Intel
Celeron Processor (0.18μ) in BGA2 and Micro-PGA2 Packages
Order Number#249563-001
Datasheet
39
Figure 14. Stop Grant/Sleep/Deep Sleep Timing
T
u
stpgnt
Running
BCLK
STPCLK#
CPU bus
SLP#
Compatibility
Signals
Frozen
Changing
Normal
Stop
Grant
Sleep
Deep Sleep
Sleep
Stop
Grant
Normal
Running
T
t
T
v
T
y
T
z
T
w
T
x
V0011-00
Changing
NOTES:
T
t
T
u
T
v
T
w
T
x
T
y
T
z
=
=
=
=
=
=
=
T50 (Stop Grant Acknowledge Bus Cycle Completion to SLP# Assertion Delay)
T51 (Setup Time to Input Signal Hold Requirement)
T52 (SLP# assertion to clock shut off delay)
T47 (Deep Sleep PLL lock latency)
T54 (SLP# Hold Time)
T55 (STPCLK# Hold Time)
T56 (Input Signal Hold Time)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RH8053GC033512 | Microprocessor |
| BXYP14 | BXYP14 - Waraktor |
| BXYP26 | Octal D-type flip flop with clear |
| BXYP42 | Quad 2-input OR gate |
| BXYP43 | BXYP43 - Waraktor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| RH80554RC009512 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Intel 功能描述: |
| RH80554RC021512 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Intel 功能描述: |
| RH9711 | 制造商:Thomas & Betts 功能描述:Ring Tongue Terminal 54.35mm 19.55mm Electro-Tin |
| RH9731 | 制造商:Thomas & Betts 功能描述:Ring Tongue Terminal 54.35mm 19.55mm Electro-Tin |
| RH9731U | 制造商:Thomas & Betts 功能描述:Ring Tongue Terminal 54.35mm 19.55mm Electro-Tin |
發(fā)布緊急采購，3分鐘左右您將得到回復。