- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373972 > AD9991KCP (ANALOG DEVICES INC) 10-Bit CCD Signal Processor with Precision Timing Generator PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9991KCP |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | 10-Bit CCD Signal Processor with Precision Timing Generator |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, QCC56 |
| 封裝： | 8 X 8 MM, MO-220-VLLD-2, LFCSP-56 |
| 文件頁數(shù)： | 40/60頁 |
| 文件大?。?/td> | 826K |
| 代理商： | AD9991KCP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
AD9991
–40–
COMPLETE LISTING FOR REGISTER BANK 1
All registers are VD updated, except where noted: = SCK Updated
All address and default values are in hexadecimal.
= SG-Line Updated
Table XVI. AFE Register Map
Address Content Value Register Name
00
[11:0] 7 OPRMODE
01
[9:0] 0 VGAGAIN
02
[7:0] 80 CLAMPLEVEL
03
[11:0] 4 CTLMODE
Data Bit Default
Register Description
AFE Operation Modes (See Table XXIV for Detail).
VGA Gain.
Optical Black Clamp Level.
AFE Control Modes (See Table XXV for Detail).
Table XVII. Miscellaneous Register Map
Address Content Value Register Name
10
[0] 0 SW_RST
11
[0] 0 OUTCONTROL
12
[0] 1 TEST USE
13
[0] 0 SYNCPOL
14
[0] 0 SYNCSUSPEND
15
[0] 0 TGCORE_RSTB
16
[0] 1 OSC_PWRDOWN
17
18
[0] 0 TEST USE
19
[11:0] 0 UPDATE
1A
[0] 0 PREVENTUPDATE
1B
[23:0] 0 MODE
1C
[1:0] 0 FIELDVAL
Data Bit Default
Register Description
Software Reset. 1= Reset all registers to default, then self-clear back to 0.
Output Control. 0 = Make all outputs dc inactive.
Internal Use Only. Must be set to 1.
SYNC Active Polarity (0 = Active Low).
Suspend Clocks during SYNC Active (1 = Suspend).
Timing Core Reset Bar. 0 = Reset TG Core, 1= Resume Operation.
CLO Oscillator Power-Down (0 = Oscillator is powered-down).
Unused.
Internal Use Only. Must be set to 0.
Serial Update. Line (HD) in the field to update VD updated registers.
Prevents the Update of the VD Updated Registers. 1 = Prevent update.
Mode Register.
Field Value Sync. 0 = Next Field 0, 1 = Next Field 1, 2/3 = Next Field 2.
Table XVIII. VD/HD Register Map
Address Content Value Register Name
20
[0] 0 MASTER
21
[0] 0 VDHDPOL
22
[17:0] 0 VDHDRISE
Data Bit Default
Register Description
VD/HD Master or Slave Timing (0 = Slave Mode).
VD/HD Active Polarity. 0 = Low, 1 = High.
Rising Edge Location for VD [17:12] and HD [11:0].
REV. 0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9991 | 10-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992 | 12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992BBCZ | 12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992BBCZRL | 12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9995KCP | 12-Bit CCD Signal Processor with Precision Timing ⑩ Generator |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9991KCPRL | 制造商:Analog Devices 功能描述:AFE Video 1ADC 10-Bit 3V 56-Pin LFCSP EP T/R |
| AD9991KCPZ | 功能描述:IC CCD SIGNAL PROCESSOR 56-LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測(cè)器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件 |
| AD9991KCPZRL | 功能描述:IC CCD SIGNAL PROCESSOR 56-LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測(cè)器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件 |
| AD9992 | 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992_07 | 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。