- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359439 > VT8231 (Electronic Theatre Controls, Inc.) CRYSTAL 8.00MHZ 18PF SMD PDF資料下載
參數(shù)資料
| 型號(hào)： | VT8231 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 元件分類： | 晶體 |
| 英文描述： | CRYSTAL 8.00MHZ 18PF SMD |
| 中文描述： | 南橋伏特，PC99柔順 |
| 文件頁數(shù)： | 118/132頁 |
| 文件大?。?/td> | 1210K |
| 代理商： | VT8231 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁當(dāng)前第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
VT8231
Preliminary Revision 0.8
October 29, 1999
-
112-
Function 5 & 6 Registers - AC97 Audio & Modem Codecs
7HFKQRORJLHV,QF
:H &RQQHFW
Function 5 I/O Base 0 Regs
–
DXSn Scatter/Gather DMA
“
n
”
is 0-3 for DXS channels 0-3
I/O Offset n0
–
DXSn SGD Read Channel Status ....... RWC
7
SGD Active (0 = completed or terminated)........RO
6-3
Reserved
........................................ always reads 0
2
SGD Stopped........................................................RO
1
SGD EOL
......................................................RWC
0
SGD Flag
......................................................RWC
I/O Offset n1
–
DXSn SGD Read Channel Control ....... RW
7
SGD Trigger...........................WO (always reads 0)
0
No effect
1
Trigger SGD Operation
6
SGD Terminate ......................WO (always reads 0)
0
No effect
1
Terminate SGD Operation
5
Auto Restart
0
Stop SGD Operation at EOL
1
Restart SGD Operation at EOL
4
SGD Pause
0
Release SGD pause and resume the transfer
from the paused line
1
Pause SGD read operation (SGD pointer stays
at the current address)
3-2
Reserved
........................................ always reads 0
1
Interrupt on EOL @ End of Block
0
Disable ...................................................default
1
Enable
0
Interrupt on FLAG @ End-of-Blk
0
Disable ...................................................default
1
Enable
I/O Offset n2
–
DXSn Read Channel Left Volume ......... RW
7-6
Reserved
........................................ always reads 0
5-0
Left Volume Control
000000
0 db...................................................default
000111
-10.5 db
011111
-46.5 db.............................................default
111111
muted (instead of
–
94.5 db)
I/O Offset n3
–
DXSn Read Channel Right Volume ...... RW
7-6
Reserved
........................................ always reads 0
5-0
Right Volume Control
000000
0 db...................................................default
000111
-10.5 db
011111
-46.5 db.............................................default
111111
muted (instead of
–
94.5 db)
I/O Offset n7-n4
–
DXSn SGD Table Pointer Base ....... RW
31-0 SGD Table Pointer Base Address (even addr)....W
Current Pointer Address .......................................R
I/O Offset nB-n8
–
DXSn Read Channel Format ........... RO
31-24 Stop Index
(SGD operation will stop at end of entry)
23-22 Reserved
........................................always reads 0
21-20 PCM Format
00 8-Bit Mono Format................................default
01 8-Bit Stereo Format
10 16-bit Mono Format...............................default
11 16-bit Stereo Format
19-0 DXSx Channel Sample Rate
I/O Offset nF-nC
–
DXSn SGD Count Pointer................ RO
31-24 Current SGD Index
23-0 Current SGD Count
SGD Table Format
61
60-56
-reserved-
(FM
Chan
Only)
63
EOL FLAG STOP
62
55-32
Base
Count
[23:0]
31-0
Base
Address
[31:0]
EOL
End Of Link. 1 indicates this block is the last of the
link. If the channel
“
Interrupt on EOL
”
bit is set, then
an interrupt is generated at the end of the transfer.
FLAG
Block Flag. If set, transfer pauses at the end of this
block. If the channel
“
Interrupt on FLAG
”
bit is set,
then an interrupt is generated at the end of this block.
STOP
Block Stop. If set, transfer pauses at the end of this
block. To resume the transfer, write 1 to Rx0[2].
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VT82885(24DIP) | Real-Time Clock |
| VT82885(28PLCC) | Real-Time Clock |
| VT82887 | Real-Time Clock |
| VT82885 | Real Time Clock |
| VT82C42 | VT82C42 Keyboard Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| VT82885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:electrical characteristics, bus timing and pin descriptions follows. |
| VT82885(24DIP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Real-Time Clock |
| VT82885(28PLCC) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Real-Time Clock |
| VT82887 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Real Time Clock |
| VT82A192 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。