- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383982 > UPD703204 (NEC Corp.) 32-BIT SINGLE-CHIP MICROCONTROLLERS PDF資料下載
參數(shù)資料
| 型號： | UPD703204 |
| 廠商： | NEC Corp. |
| 英文描述： | 32-BIT SINGLE-CHIP MICROCONTROLLERS |
| 中文描述： | 32位單晶片微控制器 |
| 文件頁數(shù)： | 61/98頁 |
| 文件大小： | 797K |
| 代理商： | UPD703204 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁當(dāng)前第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
Preliminary Product Information U15436EJ1V0PM
61
μ
PD703201, 703201Y, 703204, 703204Y, 70F3201, 70F3201Y, 70F3204, 70F3204Y
(5/6)
Execution
Clock
Flags
Mnemonic
Operand
Opcode
Operation
i
r
l
CY OV
S
Z SAT
reg1,reg2
rrrrr111111RRRRR
0000000011000000
GR[reg2]
←
GR[reg2] logically shift left by GR[reg1]
1
1
1
×
0
×
×
SHL
imm5,reg2
r r r r r 0 1 0 1 1 0 i i i i i
GR[reg2]
←
GR[reg2] logically shift left
by zero-extend(imm5)
1
1
1
×
0
×
×
reg1,reg2
rrrrr111111RRRRR
0000000010000000
GR[reg2]
←
GR[reg2] logically shift right by GR[reg1]
1
1
1
×
0
×
×
SHR
imm5,reg2
r r r r r 0 1 0 1 0 0 i i i i i
GR[reg2]
←
GR[reg2] logically shift right
by zero-extend(imm5)
1
1
1
×
0
×
×
SLD.B
disp7[ep],reg2
rrrrr0110ddddddd
adr
←
ep+zero-extend(disp7)
GR[reg2]
←
sign-extend(Load-memory(adr,Byte))
1
1
Note 9
SLD.BU
disp4[ep],reg2
rrrrr0000110dddd
Note 17
adr
←
ep+zero-extend(disp4)
GR[reg2]
←
zero-extend(Load-memory(adr,Byte))
1
1
Note 9
SLD.H
disp8[ep],reg2
rrrrr1000ddddddd
Note 18
adr
←
ep+zero-extend(disp8)
GR[reg2]
←
sign-extend(Load-memory(adr,Half-
word))
1
1
Note 9
SLD.HU
disp5[ep],reg2
rrrrr0000111dddd
Notes 17, 19
adr
←
ep+zero-extend(disp5)
GR[reg2]
←
zero-extend(Load-memory(adr,Half-
word))
1
1
Note 9
SLD.W
disp8[ep],reg2
rrrrr1010dddddd0
Note 20
adr
←
ep+zero-extend(disp8)
GR[reg2]
←
Load-memory(adr,Word)
1
1
Note 9
SST.B
reg2,disp7[ep]
rrrrr0111ddddddd
adr
←
ep+zero-extend(disp7)
Store-memory(adr,GR[reg2],Byte)
1
1
1
SST.H
reg2,disp8[ep]
rrrrr1001ddddddd
Note 18
adr
←
ep+zero-extend(disp8)
Store-memory(adr,GR[reg2],Half-word)
1
1
1
SST.W
reg2,disp8[ep]
rrrrr1010dddddd1
Note 20
adr
←
ep+zero-extend(disp8)
Store-memory(adr,GR[reg2],Word)
1
1
1
ST.B
reg2,disp16[reg1]
rrrrr111010RRRRR
dddddddddddddddd
adr
←
GR[reg1]+sign-extend(disp16)
Store-memory(adr,GR[reg2],Byte)
1
1
1
ST.H
reg2,disp16[reg1]
rrrrr111011RRRRR
ddddddddddddddd0
Note 8
adr
←
GR[reg1]+sign-extend(disp16)
Store-memory (adr,GR[reg2], Half-word)
1
1
1
ST.W
reg2,disp16[reg1]
rrrrr111011RRRRR
ddddddddddddddd1
Note 8
adr
←
GR[reg1]+sign-extend(disp16)
Store-memory (adr,GR[reg2], Word)
1
1
1
STSR
regID,reg2
rrrrr111111RRRRR
0000000001000000
GR[reg2]
←
SR[regID]
1
1
1
SUB
reg1,reg2
rrrrr001101RRRRR
GR[reg2]
←
GR[reg2]–GR[reg1]
1
1
1
×
×
×
×
SUBR
reg1,reg2
rrrrr001100RRRRR
GR[reg2]
←
GR[reg1]–GR[reg2]
1
1
1
×
×
×
×
SWITCH
reg1
00000000010RRRRR
adr
←
(PC+2) + (GR [reg1] logically shift left by 1)
PC
←
(PC+2) + (sign-extend
(Load-memory (adr,Half-word)))
logically shift left by 1
5
5
5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD70F30025AGC-25 | LJT 24C 12#16 12#12 PIN PLUG |
| UPD70F3004AGC-33 | 32-bit RISC Microcontrollers |
| UPD70F3004AGC-25 | 32-bit RISC Microcontrollers |
| UPD7030025AGC-25 | LJT 24C 12#16 12#12 PIN PLUG |
| UPD70F30025AGC-33 | LJT 29C 29#16 PIN PLUG |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD703204F1-XXX-EA6 | 制造商:NEC 制造商全稱:NEC 功能描述:32-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703204Y | 制造商:NEC 制造商全稱:NEC 功能描述:32-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703204YF1-XXX-EA6 | 制造商:NEC 制造商全稱:NEC 功能描述:32-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD703208 | 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD703208A | 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。