- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299943 > ST52513K2 MAX 3000A CPLD 32 MC 44-PLCC PDF資料下載
參數(shù)資料
| 型號： | ST52513K2 |
| 英文描述： | MAX 3000A CPLD 32 MC 44-PLCC |
| 中文描述： | 8位重癥監(jiān)護病房，10位ADC。兩個定時器/脈寬調(diào)制。 I2C總線。的SPI。脊髓損傷。提供了8K閃存 |
| 文件頁數(shù)： | 49/106頁 |
| 文件大小： | 1355K |
| 代理商： | ST52513K2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
47/106
6.6 Register Description
The following section describes the Register which
are used to configure the Clock, Reset, PLVD and
PHW.
6.6.1 Configuration Register.
CPU Clock Prescaler (CPU_CLK)
Configuration Register 46 (02Eh) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7-6: Not Used
Bit 5-0: CPUCK5-0 CPU Clock Prescaler bits
The CPU Clock frequency is divided by a
factor described in the following table
PLVD Control Register (PLVD_CR)
Configuration Register 51 (033h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7-2: Not Used
Bit 1-0: PLVDI1-0 PLVD interrupt detection levels
00: PLVD disabled
01: Medium detection level
10: Lowest detection level
11: Highest detection level
Remark: The PLVDI1-0 bits are used only if the
PLVD has been configured to generate a interrupt
(PVDSEL=1
in
PLVD_SET
Option
Byte),
otherwise the PLVDR1-0 of the PLVD_SET Option
Byte are used (see below)
PHW Control Register (PHW_CR)
Configuration Register 52 (034h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7: PHWEN Programmable Halt Wakeup Enable
0: PHW disabled
1: PHW enabled
Bit 6: PHWSEL PHW Action selection
0: PHW generates a Interrupt
1: PHW generates a Reset
Bit 5-0: PHWC5-0 PHW Counter
000000: Counter = 26 ~ 2 ms
000001: Counter = 26 ~ 2 ms
000010: Counter = 28 ~ 8 ms
000100: Counter = 210 ~ 32 ms
001000: Counter = 212 ~ 128 ms
010000: Counter = 214 ~ 512 ms
100000: Counter = 216 ~ 2 s
Note: if more than one bit is set in the PHW
Counter,
only
the
less
significative
will
be
considered. When a new value is latched, the
count restarts.
70
-
CPUCK5 CPUCK4 CPUCK3 CPUCK2 CPUCK1 CPUCK0
CPUCK5-0
CPU Clock
000000
fCPU=fOSC
000001
fCPU=fOSC/2
000010
fCPU=fOSC/4
000100
fCPU=fOSC/8
001000
fCPU=fOSC/16
010000
fCPU=fOSC/32
100000
fCPU=fOSC/64
others
fCPU=fOSC/64
70
--
---
-
PLVDI1
PLVDI0
75
0
PHWEN PHWSEL PHWC5 PHWC4 PHWC3 PHWC2 PHWC1 PHWC0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST52513K3 | MAX 3000A CPLD 64 MC 100-TQFP |
| ST52513Y2 | MAX 3000A CPLD 256 MC 256-FBGA |
| ST52513Y3 | MAX II CPLD 570 LE 256-FBGA |
| ST52514F1 | MAX II CPLD 570 LE 100-TQFP |
| ST52514F3 | IC MAX 7000 CPLD 128 100-TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST52513K3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52514F1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52514F3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
發(fā)布緊急采購，3分鐘左右您將得到回復。