- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299943 > ST52513K2 MAX 3000A CPLD 32 MC 44-PLCC PDF資料下載
參數(shù)資料
| 型號： | ST52513K2 |
| 英文描述： | MAX 3000A CPLD 32 MC 44-PLCC |
| 中文描述： | 8位重癥監(jiān)護病房，10位ADC。兩個定時器/脈寬調(diào)制。 I2C總線。的SPI。脊髓損傷。提供了8K閃存 |
| 文件頁數(shù)： | 42/106頁 |
| 文件大?。?/td> | 1355K |
| 代理商： | ST52513K2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
40/106
5.6 Register Description
Interrupt Mask Register (INT_MASK)
Configuration Register 0 (00h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7: MSKPB Interrupt Mask Port B OR C
0: Port B OR C interrupt masked
1: Port B OR C interrupt enabled
Bit 6: MSKPA Interrupt Mask Port A
0: Port A interrupt masked
1: Port A interrupt enabled
Bit 5: MSKI2C Interrupt Mask I2C Interface
0: I2C Interface interrupt masked
1: I2C Interface interrupt enabled
Bit 4: MSKLVD Interrupt Mask PLVD
0: PLVD interrupt masked
1: PLVD interrupt enabled
Bit 3: MSKSCI Interrupt Mask SCI OR SPI
0: SCI OR SPI interrupt masked
1: SCI OR SPI interrupt enabled
Bit 2: MSKT1 Interrupt Mask PWM/Timer 1
0: Pwm/Timer 1 interrupt masked
1: Pwm/Timer 1 interrupt enabled
Bit 1: MSKT0 Interrupt Mask Pwm/Timer 0
0: Pwm/Timer 0 interrupt masked
1: Pwm/Timer 0 interrupt enabled
Bit 0: MSKPHW Interrupt Mask PHW
0: PHW interrupt masked
1: PHW interrupt enabled
Interrupt Polarity Register (INT_POL)
Configuration Register 1 (01h) Read/Write
Reset Value: 0000 0000 (00h)
Bit 7-3: Not Used
Bit 2: POLPB Port B & C Interrupt Polarity
0: The Port B & C interrupt is triggered on the
rising edge of the applied external signal.
1: The Port B & C interrupt is triggered on the
falling edge of the applied external signal.
Bit 1: POLPA Port A Interrupt Polarity
0: The Port A interrupt is triggered on the
rising edge of the applied external signal.
1: The Port A interrupt is triggered on the
falling edge of the applied external signal.
Bit 0: POLNMI Non Maskable Interrupt Polarity
0: The NMI is triggered on the rising edge of
the applied external signal.
1: The NMI is triggered on the falling edge of
the applied external signal.
High Priority Register (INT_PRL_H)
Configuration Register 2 (02h) Read/Write
Reset Value: 1111 1010 (FAh)
Medium Priority Register (INT_PRL_M)
Configuration Register 3 (03h) Read/Write
Reset Value: 1100 0110 (C6h)
70
MSKPB
MSKPA MSKI2C MSKLVD MSKSCI MSKT1
MSKT0 MSKPHW
70
-
POLPB
POLPA POLNMI
70
PRL23
PRL22
PRL21
PRL20
PRL19
PRL18
PRL17
PRL16
70
PRL15
PRL14
PRL13
PRL12
PRL11
PRL10
PRL9
PRL8
相關PDF資料 |
PDF描述 |
|---|---|
| ST52513K3 | MAX 3000A CPLD 64 MC 100-TQFP |
| ST52513Y2 | MAX 3000A CPLD 256 MC 256-FBGA |
| ST52513Y3 | MAX II CPLD 570 LE 256-FBGA |
| ST52514F1 | MAX II CPLD 570 LE 100-TQFP |
| ST52514F3 | IC MAX 7000 CPLD 128 100-TQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ST52513K3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52514F1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52514F3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
發(fā)布緊急采購，3分鐘左右您將得到回復。