- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98069 > S1C88316D 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC172 PDF資料下載
參數(shù)資料
| 型號(hào)： | S1C88316D |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC172 |
| 封裝： | DIE-172 |
| 文件頁數(shù)： | 63/344頁 |
| 文件大?。?/td> | 2401K |
| 代理商： | S1C88316D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁當(dāng)前第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁
S1C88348/317/316/308 TECHNICAL HARDWARE
EPSON
I-143
5 PERIPHERAL CIRCUITS AND THEIR OPERATION (Interrupt and Standby Status)
s HALT status
By executing the program's HALT instruction, the
S1C883xx shifts to the HALT status.
Since CPU operation stops in the HALT status,
power consumption can be reduced with only
peripheral circuit operation.
Cancellation of the HALT status is done by initial
reset or an optional interrupt request, and the CPU
restarts program execution from an exception
processing routine.
See the "S1C88 Core CPU Manual" for the HALT
status and reactivation sequence.
s SLEEP status
By executing the program's SLP instruction, the
S1C883xx shifts to the SLEEP status.
Since the operation of the CPU and peripheral circuits
stop completely in the SLEEP status, power consump-
tion can be reduced even more than in the HALT status.
Cancellation of the SLEEP status is done by initial
reset or an input interrupt from the input port. The
CPU reactivates after waiting 8,192/fOSC1 seconds
of oscillation stabilization time. At this time, the
CPU restarts program execution from an exception
processing routine (input interrupt routine).
Notes: Since oscillation is unstable for a short
time after reactivation from the SLEEP
status, the wait time is not always 250
msec even when using the 32.768 kHz
crystal oscillator for the OSC1 oscillation
circuit.
The CE terminal status in HALT or SLEEP
mode is different depending on the model.
See Note in Section 5.2.2.
5.16.1 Interrupt generation conditions
The interrupt factor flags that indicate the generation
of their respective interrupt factors are provided for
the previously indicated 6 systems and 15 types of
interrupts and they will be set to "1" by the genera-
tion of a factor.
In addition, interrupt enable registers with a 1 to 1
correspondence to each of the interrupt factor flags
are provided. An interrupt is enabled when "1" is
written and interrupt is disabled when "0" is written.
The CPU manages the enable/disable of interrupt
requests at the interrupt priority level. An interrupt
priority register that sets the priority level is
provided for each of the interrupts of the 6 systems
and the CPU accepts only interrupts above the level
that has been indicated with the interrupt flags (I0
and I1).
Consequently, the following three conditions are
necessary for the CPU to accept the interrupt.
(1) The interrupt factor flag has been set to "1" by
generation of an interrupt factor.
(2) The interrupt enable register corresponding to
the above has been set to "1".
(3) The interrupt priority register corresponding to
the above has been set to a priority level higher
than the interrupt flag (I0 and I1) setting.
The CPU initially samples the interrupt for the first
op-code fetch cycle of each instruction. Thereupon,
the CPU shifts to the exception processing when the
above mentioned conditions have been established.
See the "S1C88 Core CPU Manual" for the exception
processing sequence.
5.16.2 Interrupt factor flag
Table 5.16.2.1 shows the correspondence between
the factors generating an interrupt and the inter-
rupt factor flags.
The corresponding interrupt factor flags are set to
"1" by generation of the respective interrupt factors.
The corresponding interrupt factor can be con-
firmed by reading the flags through software.
Table 5.16.2.1 Interrupt factors
FPT1
FPT0
FK1
FK0H
FK0L
FSERR
FSREC
FSTRA
FSW100
FSW10
FSW1
FTM32
FTM8
FTM2
FTM1
Programmable timer 1 underflow
Programmable timer 0 underflow
Non matching of the K10 and K11 inputs and the input comparison registers KCP10 and KCP11
Non matching of the K04–K07 inputs and the input comparison registers KCP04–KCP07
Non matching of the K00–K03 inputs and the input comparison registers KCP00–KCP03
Serial interface receiving error (in asynchronous mode)
Serial interface receiving completion
Serial interface transmitting completion
Falling edge of the stopwatch timer 100 Hz signal
Falling edge of the stopwatch timer 10 Hz signal
Falling edge of the stopwatch timer 1 Hz signal
Rising edge of the clock timer 32 Hz signal
Rising edge of the clock timer 8 Hz signal
Rising edge of the clock timer 2 Hz signal
Rising edge of the clock timer 1 Hz signal
Interrupt factor
Interrupt factor flag
(00FF25 D7)
(00FF25 D6)
(00FF25 D5)
(00FF25 D4)
(00FF25 D3)
(00FF25 D2)
(00FF25 D1)
(00FF25 D0)
(00FF24 D6)
(00FF24 D5)
(00FF24 D4)
(00FF24 D3)
(00FF24 D2)
(00FF24 D1)
(00FF24 D0)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1C88316F | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PQFP16 |
| S1C88409D | 8-BIT, MROM, 8.8 MHz, MICROCONTROLLER, UUC108 |
| S1C88816D | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC164 |
| S1C88832F0A0100 | MICROCONTROLLER, PQFP128 |
| S1C88848D0A0100 | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC192 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88349 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88649 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。