參數資料
型號: MT90520AG
廠商: ZARLINK SEMICONDUCTOR INC
元件分類: 數字傳輸電路
英文描述: 8-Port Primary Rate Circuit Emulation AAL1 SAR
中文描述: ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA456
封裝: 35 X 35 MM, 1.27 MM PITCH, PLASTIC, MS-034, BGA-456
文件頁數: 1/180頁
文件大?。?/td> 1736K
代理商: MT90520AG
當前第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
1
Zarlink Semiconductor Inc.
Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.
Copyright 2002-2004, Zarlink Semiconductor Inc. All Rights Reserved.
Features
AAL1 Segmentation and Reassembly device
compliant with Circuit Emulation Services (CES)
standard (af-vtoa-0078.000)
Supports both Unstructured and Structured
Circuit Emulation of 8 independent DS1/E1/ST-
BUS interfaces
Supports AAL1 trunking, with up to 128 TDM
channels per VC (af-vtoa-0089.001)
Supports CAS transmission and reception in all
structured modes of operation
Supports simultaneous processing of up to 256
bidirectional Virtual Circuits
Supports mixed DS1/E1 operation
Supports mixed Unstructured and Structured CES
operation
Fully flexible DS0 assignment
Complete clock recovery solution provided on-
chip: Synchronous, Adaptive, or Synchronous
Residual Time Stamp (SRTS) via 8 independent
PLLs
Dual-mode (ATM-end or PHY-end) UTOPIA port
operates in Level 1 or Level 2 mode for
connection to external PHY or ATM devices with
UTOPIA clock rate up to 52 MHz
TDM bus provides 8 bidirectional serial streams
at 1.544, 2.048, or 4.096 MHz - compatible with
Generic (1.544 Mbps or 2.048 Mbps) and ST-
BUS (2.048 Mbps) interfaces
Supports master and slave TDM backplane bus
clock operation
Supports TDM and UTOPIA loopback functions
16-bit microprocessor port, configurable to
Motorola or Intel timing
Master clock rate of 66.0 MHz
Figure 1 - MT90520 Block Diagram
Segmentation / Reassembly
Circular Buffers
VC Look-Up
Table
External
Synchronous
SRAM (ZBT)
External Memory Controller
UTOPIA
INPUT
BLOCK
JTAG
Interface
16-bit Microprocessor
Interface
Boundary-
Scan Logic
Microprocessor
Interface Logic
UTOPIA
Interface
UTOPIA
OUTPUT
BLOCK
Local
Memory
TDM
INPUT
BLOCK
Tx/Segmentation (X 8)
TX
SAR
Local
Memory
TDM
OUTPUT
BLOCK
RX SARs
(UDT, SDT,
Data)
Rx/Reassembly (X 8)
PLL
Clock
Management
TDM Input
Interface
TDM Output
Interface
MT90520
Clock Control
/Recovery
Interface
January 2004
Ordering Information
MT90520AG
456 Pin Plastic BGA
-40 to +85°C
MT90520
8-Port Primary Rate
Circuit Emulation AAL1 SAR
Data Sheet
相關PDF資料
PDF描述
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AV Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT90820 Large Digital Switch
MT90820AL Large Digital Switch
相關代理商/技術參數
參數描述
MT90520AG2 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90528 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90528AG 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90528AG2 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90710 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer