參數(shù)資料
型號: MPC509
廠商: MOTOROLA INC
元件分類: 微控制器/微處理器
英文描述: Highly Integrated, Low-Power, 32-Bit Microcontroller
中文描述: 32-BIT, RISC MICROCONTROLLER, PQFP16
文件頁數(shù): 107/300頁
文件大小: 3744K
代理商: MPC509
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁當前第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁
MPC509
USER’S MANUAL
SYSTEM INTERFACE UNIT
Rev. 15 June 98
MOTOROLA
5-13
Table 5-5 EBI Signal Descriptions
Mnemonic
Direction
Description
Address Phase Signals
32-bit address bus. Least significant two bits (ADDR[30:31]) are not
pinned out; they can be determined from the BE[0:3] pins. ADDR0 is the
most significant bit. Address bus is driven by the bus master to index the
bus slave.
Transfer start. This address control signal is asserted for one clock cycle
at the beginning of a bus access by the bus master.
Write/read. When this address attribute is asserted, a write cycle is in
progress. When negated, a read cycle is in progress. For use of WR dur-
ing show cycles, refer to
SECTION 8 DEVELOPMENT SUPPORT
.
Byte enables. These address attribute signals indicate which byte within
a word is being accessed. External memory chips can use these signals
to determine which byte location is enabled.
Table 5-7
shows the encod-
ings for these pins during accesses to 32-bit and 16-bit ports.
A device need only observe the byte enables corresponding to the data
lanes on which it resides. For example, a device on data lane DATA[0:7]
should use BE0, and a device on DATA[0:15] should use BE[0:1]. The
device should not respond to the bus cycle unless its byte enables are
active at the start of the bus cycle.
Address types. These address attribute signals define addressed space
as user or supervisor, data or instruction. Refer to
Table 5-6
for encod-
ings. These signals have the same timing as ADDR[0:29].
Cycle type signals. These address attribute signals indicate what type of
bus cycle the bus master is initiating. Used for development support. Re-
fer to
Table 5-14
for encodings.
Burst cycle. This address attribute indicates that the transfer is a burst
transfer. If a burst access is burst-inhibited by the slave, the BURST pin
is driven during each single-beat (decomposed) cycle.
Address acknowledge. When asserted, indicates the slave has received
the address from the bus master. This signal terminates the address
phase of a bus cycle. When the bus master receives this signal from the
slave, the master can initiate another address transfer. This signal must
be asserted at the same time or prior to TA assertion.
Address retry. This is an address phase termination signal. It is de-
signed to resolve deadlock cases on hierarchical bus structures or for
error-correcting memories. ARETRY assertion overrides AACK asser-
tion and causes the SIU to re-arbitrate and to re-run the bus cycle.
Burst inhibit. When asserted, indicates the slave does not support burst
mode. Sampled at same time as AACK. If BI is asserted, the SIU trans-
fers the burst data in multiple cycles and increments the address for the
slave in order to complete the burst transfer.
Data Phase Signals
32-bit data bus. DATA0 is most significant bit; DATA31 is the least sig-
nificant bit. During small-port accesses, data resides on DATA[0:15].
ADDR[0:29]
M
S
TS
M
S
WR
M
S
BE[0:3]
M
S
AT[0:1]
M
S
CT[0:3]
M
S
BURST
M
S
AACK
S
M
ARETRY
S, A
M
BI
S
M
DATA[0:31]
M
S
相關(guān)PDF資料
PDF描述
MPC5200BV400 MPC5200 Hardware Specifications
MPC5200CBV266 MPC5200 Hardware Specifications
MPC5200CBV400 MPC5200 Hardware Specifications
MPC5200ID MPC5200 Hardware Specifications
MPC555 Highly Integrated, Low-Power, 32-Bit Microcontroller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MPC509A 制造商:BB 制造商全稱:BB 功能描述:Single-Ended 8-Channel/Differential 4-Channel CMOS ANALOG MULTIPLEXERS
MPC509AP 功能描述:多路器開關(guān) IC 4-Ch Diff-Input Analog Mult RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關(guān)數(shù)量:4 開啟電阻(最大值):7 Ohms 開啟時間(最大值): 關(guān)閉時間(最大值): 傳播延遲時間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:UQFN-16
MPC509AP 制造商:BURR-BROWN 功能描述:IC MUX 4CH DP DIP28 509 制造商:Texas Instruments 功能描述:Multiplexer IC Multiplexer Type:Differen
MPC509APG4 功能描述:多路器開關(guān) IC 4Ch Diff-Input Ana Multiplexer RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關(guān)數(shù)量:4 開啟電阻(最大值):7 Ohms 開啟時間(最大值): 關(guān)閉時間(最大值): 傳播延遲時間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:UQFN-16
MPC509AU 功能描述:多路器開關(guān) IC 4-Ch Diff-Input Analog Mult RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關(guān)數(shù)量:4 開啟電阻(最大值):7 Ohms 開啟時間(最大值): 關(guān)閉時間(最大值): 傳播延遲時間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:UQFN-16