- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄30712 > L64007 (LSI CORP) SPECIALTY CONSUMER CIRCUIT, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | L64007 |
| 廠商： | LSI CORP |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 22/166頁 |
| 文件大?。?/td> | 1015K |
| 代理商： | L64007 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
register
36 Wed May 28 17:37:25 1997
Draft 1/21/97
4-36
Registers
PRE.4 for Rev. D
Copyright 1997 by LSI Logic Corporation. All rights reserved.
TR_EN
Transfer Enable
0
When set to 1, this bit enables the transfer operation
between the external DRAM device and the L64007 inter-
nal DMA FIFO. This bit is effective only when the
TR_SEL bit is reset to 0, which means that the transfer
service through the DMA FIFO is devoted completely to
the external DRAM. When the bit is set to 1, the MMU
transfers data blocks in a size specied in the
TR_BLOCK eld. TR_EN enables only the internal trans-
fer between the DMA FIFO and the MMU block; it does
not start the DMA transfer operation. Using only TR_EN,
the user can transfer data using the host processor and
not DMA controller services. This can be done by inter-
rupt or by polling the SSR bits. After reset, the bit is 0.
When set to 0, this bit disables data transfer between the
DRAM and the DMA FIFO.
4.8.7
DMA Pointer
Low Register
(DPLR)
The DPLR is a 16-bit read or write register that species the DRAM start
address location of the transfer operation. The value in this register is the
lower 16-bit value of the 20-bit address register. The 4 MSBs are speci-
ed in the TR_MSB eld of the DTCR. Even if the rst 512 words are
devoted for internal L64007 registers, the start address in the DRAM is
0. After reset, the value is 0.
TR_LSB
Transfer LSB
[15:0]
This 16-bit eld species the start address of the transfer
operation. These 16 bits, together with the 4 bits in
TR_MSB eld, form the 20-bit address register. After
reset, the value is 0.
4.8.8
DRAM
Conguration
Register (DCR)
The DCR determines the operation mode between the L64007 DRAM
interface and the external DRAM device. The user must program the
DCR according to the DRAM device that is attached to the L64007.
15
0
TR_LSB
15
14
12
11
10
9
8
7
4
3
0
RES
CMODE
CYC
PAGE
REFR
RAS_CNT
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L64013A1 | SPECIALTY CONSUMER CIRCUIT, PQFP100 |
| L64014A | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64015 | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64020XDC | SPECIALTY CONSUMER CIRCUIT, CBGA208 |
| L64020XQC | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L64010ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADCC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。