- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384544 > ISPMACH4ACPLDFAMILY (Lattice Semiconductor Corporation) High Performance E 2 CMOS In-System Programmable Logic PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPMACH4ACPLDFAMILY |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | High Performance E 2 CMOS In-System Programmable Logic |
| 中文描述： | 高的E 2的CMOS在系統(tǒng)可編程邏輯 |
| 文件頁數(shù)： | 4/62頁 |
| 文件大?。?/td> | 1180K |
| 代理商： | ISPMACH4ACPLDFAMILY |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
4
ispMACH 4A Family
The ispMACH 4A family offers 20 density-I/O combinations in Thin Quad Flat Pack (TQFP),
Plastic Quad Flat Pack (PQFP), Plastic Leaded Chip Carrier (PLCC), Ball Grid Array (BGA), fine-
pitch BGA (fpBGA), and chip-array BGA (caBGA) packages ranging from 44 to 388 pins (Table
3). It also offers I/O safety features for mixed-voltage designs so that the 3.3-V devices can accept
5-V inputs, and 5-V devices do not overdrive 3.3-V inputs. Additional features include Bus-
Friendly inputs and I/Os, a programmable power-down mode for extra power savings and
individual output slew rate control for the highest speed transition or for the lowest noise
transition.
Note:
1. Advance information.Please contact a Lattice sales representative for details on availability.
2. Preliminary information.
Table 3. ispMACH 4A Package and I/O Options
(Number of I/Os and dedicated inputs in Table)
3.3 V Devices
Package
M4A3-32
2
M4A3-64
M4A3-96
2
M4A3-128
M4A3-192
M4A3-256
M4A3-384
1
M4A3-512
1
44-pin PLCC
32+2
32+2
2
44-pin TQFP
32+2
32+2
2
48-pin TQFP
32+2
32+2
2
100-pin TQFP
64+6
1
48+8
64+6
2
100-pin PQFP
64+6
2
100-ball caBGA
64+6
1
144-pin TQFP
96+16
2
144-ball fpBGA
96+16
1
208-pin PQFP
128+14
2
, 160
2
, 192
2
1
160
160
256-ball fpBGA
128+14
1
192
192
256-ball BGA
128+14
192
388-ball fpBGA
256
5 V Devices
Package
M4A5-32
2
M4A5-64
2
M4A5-96
2
M4A5-128
2
M4A5-192
1
M4A5-256
2
44-pin PLCC
32+2
32+2
44-pin TQFP
32+2
32+2
48-pin TQFP
32+2
32+2
100-pin TQFP
48+8
64+6
100-pin PQFP
64+6
144-pin TQFP
96+16
208-pin PQFP
128+14
256-ball BGA
128+14
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPPAC-CLK5520V-01TN100C | Linear Array Light; LED Color:Green; Leaded Process Compatible:No; Peak Reflow Compatible (260 C):No; Supply Current:1.6A; Supply Voltage:24VDC; Wavelength:530nm |
| ISPPAC-CLK55xx | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
| ISPPAC-CLK5510V | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
| ISPPAC-CLK5510V-01T48C | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
| ISPPAC-CLK5510V-01T48I | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPNANO S3 KIT | 功能描述:ISP PORTABLE PROGRAMMER RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 內(nèi)電路編程器、仿真器以及調(diào)試器 系列:- 產(chǎn)品變化通告:Development Systems Discontinuation 19/Jul/2010 標(biāo)準(zhǔn)包裝:1 系列:* 類型:* 適用于相關(guān)產(chǎn)品:* 所含物品:* |
| ISPNANO UPG17 | 功能描述:ISP NANO DEVICE LIB UPGRAGE RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證 |
| ISPNANO-UPG10AR | 功能描述:ISP NANO RUN TIME LICENSE RoHS:否 類別:編程器，開發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證 |
| ISPNANO-UPG18 | 功能描述:ISP PORTABLE PROGRAMMER USB RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 軟件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:ISE® 設(shè)計(jì)套件 類型:訂閱 適用于相關(guān)產(chǎn)品:Xilinx FPGAs 其它名稱:Q4986209T1081384 |
| ISPNANO-UPG7 | 功能描述:JTAG ISP UPGRADE FOR ATMEL AVR RoHS:否 類別:編程器，開發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。