參數資料
型號： DS34T104GN+
廠商： Maxim Integrated Products
文件頁數： 62/366頁
文件大?。?/td> 0K
描述： IC TDM OVER PACKET 484TEBGA
產品培訓模塊： Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
標準包裝： 30
類型： TDM（分時復用）
應用： 數據傳輸
安裝類型： 表面貼裝
封裝/外殼： 484-BGA
供應商設備封裝： 484-TEBGA（23x23）
包裝： 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
154 of 366
GTRR (Global Transceiver Reset Register) 0x08
Bits
Data Element Name
R/W
Default Description
[15:8]
LIRSTn
R/W
0
LIU Line Interface Reset n
Bit 15 is LIRST8; bit 8 is LIRST1. A zero-to-one transition resets
the receiver’s clock recovery state machine and re-centers the
jitter attenuator (JA) FIFO pointers for the corresponding LIU. This
is an asynchronous reset. See section 10.5.
0 = Normal operation
1 = Reset receiver and JA of LIU n
[7:0]
LSRSTn
R/W
0
LIU Software Reset n
Bit 7 is LSRST8; bit 0 is LSRST1. A zero-to-one transition resets
LIU logic and registers for the corresponding LIU. The reset is
released when a zero is written to this bit. See section 10.5.
0 = Normal Operation
1 = Reset LIU n
IDR (Identification Device Register) 0x0C
Bits
Data Element Name
R/W
Default Description
[31:16]
ID[31:16]
RO
0
These bits are always zero.
[15:4]
ID[15:4]
RO
See
JTAG ID.
Device ID
These bits have the same information as the lower 12 bits of the
Device ID portion of the JTAG ID register. See Table 12-2.
[3:0]
ID[3:0]
RO
See
JTAG ID.
Device Revision
These bits have the same information as the four REV bits of the
JTAG ID register. See Table 12-2.
GTISR (Global Transceiver Interrupt Status Register) 0x10
Bits
Data Element Name
R/W
Default Description
[31:25]
Not used.
-
0
Must be set to zero.
[24]
TDMoPIS
RO
0
TDM-over-Packet Interrupt Status
This status bit indicates when the TDM-over-Packet block is
signaling an interrupt request. This bit is typically used when
H_INT[0] and H_INT[1] are ORed together (i.e. when
GCR1.IPOR=1). Interrupt mask is GTIMR.TDMoPIM.
0 = TDM-over-Packet has not issued an interrupt.
1 = TDM-over-Packet has issued an interrupt.
[23:16]
LISn
RO
0
LIU Interrupt Status n
Bit 23 is LIS8; bit 16 is LIS1. LISn reports the interrupt status for
LIU n. Each LISn bit is only cleared when the LLSR register is
cleared for the corresponding LIU. Interrupt mask is GTIMR.LIMn.
0 = LIU n has not issued an interrupt.
1 = LIU n has issued an interrupt.
[15:8]
BISn
RO
0
BERT Interrupt Status n
Bit 15 is BIS8; bit 8 is BIS1. BISn reports the interrupt status for
BERT n. Each BISn bit is only cleared when the BSRL register is
cleared for the corresponding BERT. Interrupt mask is
GTIMR.BIMn.
0 = BERT n has not issued an interrupt.
1 = BERT n has issued an interrupt.
[7:0]
FISn
RO
0
Framer Interrupt Status n
Bit 7 is FIS8; bit 0 is FIS1. FISn reports the interrupt status for
framer n. Each FISn bit is only cleared when the latched status
register causing the interrupt is cleared for the corresponding
framer. Interrupt mask is GTIMR.FIMn.
0 = Framer n has not issued an interrupt.
1 = Framer n has issued an interrupt.
相關PDF資料
PDF描述
DS34T101GN+ IC TDM OVER PACKET 484TEBGA
MIC2211-GOYML TR IC REG LDO 1.8V/2.9V 10-MLF
MIC2211-GJYML TR IC REG LDO 1.8V/2.5V 10-MLF
MIC2211-SGYML TR IC REG LDO 3.3V/1.8V 10-MLF
MIC2211-GPYML TR IC REG LDO 1.8V/3V 10-MLF
相關代理商/技術參數
參數描述
DS34T104GN+ 功能描述:通信集成電路 - 若干 Quad TDM Over Packet Chip RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數據速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube
DS34T108 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip
DS34T108DK-L1 功能描述:以太網開發(fā)工具 RoHS:否 制造商:Micrel 產品:Evaluation Boards 類型:Ethernet Transceivers 工具用于評估:KSZ8873RLL 接口類型:RMII 工作電源電壓:
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*