參數(shù)資料
型號(hào)： A14100A-STDCQG256B
元件分類(lèi)： FPGA
英文描述： FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256
封裝： CERAMIC, QFP-256
文件頁(yè)數(shù)： 27/54頁(yè)
文件大?。?/td> 343K
代理商： A14100A-STDCQG256B
RadTolerant FPGAs
v3.1
1-29
Table 1-22 RT14100A, A14100A I/O and Output Modules
Worst-Case Military Conditions, VCC = 4.5 V, TJ = 125°C
–1 Speed
Std Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
I/O Module Sequential Timing
tINH
Input Flip-Flop Data Hold
0.0
ns
tINSU
Input Flip-Flop Data Setup
2.1
2.4
ns
tIDEH
Input Data Enable Hold
0.0
ns
tIDESU
Input Data Enable Setup
8.7
10.0
ns
tOUTH
Output Flip-Flop Data Hold
1.2
ns
tOUTSU
Output Flip-Flop Data Setup
1.2
ns
tODEH
Output Data Enable Hold
0.6
ns
tODESU
Output Data Enable Setup
2.4
ns
TTL Output Module Timing1
tDHS
Data-to-Pad, High Slew
7.5
8.9
ns
tDLS
Data-to-Pad, Low Slew
11.9
14.0
ns
tENZHS
Enable-to-Pad, Z to H/L, High Slew
6.0
7.0
ns
tENZLS
Enable-to-Pad, Z to H/L, Low Slew
10.9
12.8
ns
tENHSZ
Enable-to-Pad, H/L to Z, High Slew
11.9
14.0
ns
tENLSZ
Enable-to-Pad, H/L to Z, Low Slew
10.9
12.8
ns
tCKHS
IOCLK Pad-to-Pad H/L, High Slew
12.2
14.0
ns
tCKLS
IOCLK Pad-to-Pad H/L, Low Slew
17.8
ns
dTLHHS
Delta LOW to HIGH, High Slew
0.04
ns/pF
dTLHLS
Delta LOW to HIGH, Low Slew
0.07
0.08
ns/pF
dTHLHS
Delta HIGH to LOW, High Slew
0.05
0.06
ns/pF
dTHLLS
Delta HIGH to LOW, Low Slew
0.07
0.08
ns/pF
CMOS Output Module Timing1
tDHS
Data-to-Pad, High Slew
9.2
10.8
ns
tDLS
Data-to-Pad, Low Slew
17.3
20.3
ns
tENZHS
Enable-to-Pad, Z to H/L, High Slew
7.7
9.1
ns
tENZLS
Enable-to-Pad, Z to H/L, Low Slew
13.1
15.5
ns
tENHSZ
Enable-to-Pad, H/L to Z, High Slew
11.6
14.0
ns
tENLSZ
Enable-to-Pad, H/L to Z, Low Slew
10.9
12.8
ns
tCKHS
IOCLK Pad-to-Pad H/L, High Slew
14.4
16.0
ns
tCKLS
IOCLK Pad-to-Pad H/L, Low Slew
20.2
22.4
ns
dTLHHS
Delta LOW to HIGH, High Slew
0.06
0.07
ns/pF
dTLHLS
Delta LOW to HIGH, Low Slew
0.11
0.13
ns/pF
dTHLHS
Delta HIGH to LOW, High Slew
0.04
0.05
ns/pF
dTHLLS
Delta HIGH to LOW, Low Slew
0.05
0.06
ns/pF
Note:
1. Delays based on 35 pF loading.
相關(guān)PDF資料
PDF描述
A14100A-STDCQG256M FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256
A1460A-1PQ160M FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP160
A1460A-PQ160M FPGA, 848 CLBS, 6000 GATES, 100 MHz, PQFP160
A1460A-1TQ176M FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP176
A1460A-TQ176M FPGA, 848 CLBS, 6000 GATES, 100 MHz, PQFP176
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A14100ASTDPQ257B 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:ASIC
A14100ASTDPQ257C 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:ASIC
A14100ASTDPQ257M 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:ASIC
A14100B-1BG313C 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field Programmable Gate Array (FPGA)
A14100B-2BG313C 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field Programmable Gate Array (FPGA)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*