參數(shù)資料
型號(hào)： TSB43AA82GGW
廠商： TEXAS INSTRUMENTS INC
元件分類： 微控制器/微處理器
英文描述： 2 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PBGA176
封裝： PLASTIC, BGA-176
文件頁(yè)數(shù)： 49/146頁(yè)
文件大?。?/td> 770K
代理商： TSB43AA82GGW
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)當(dāng)前第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)
142
14.2 Recommended Operating Conditions (continued)
MIN
NOM
MAX
UNIT
Differential input voltage, VID
Cable inputs, during data reception
118
260
mV
Differential input voltage, VID
Cable inputs, during arbitration
168
265
mV
Common-mode input voltage, VIC
TPB cable inputs, source power node
0.4706
2.515
V
Common-mode input voltage, VIC
TPB cable inputs, nonsource power node
0.4706
2.015
V
Output current, IO
TPBIAS outputs
–5.6
1.3
mA
Power-up reset time, tpu
XRESETP input
2
ms
TPA, TPB cable inputs, S100 operation
±1.08
Receive input jitter
TPA, TPB cable inputs, S200 operation
±0.5
ns
Receive input jitter
TPA, TPB cable inputs, S400 operation
±0.315
ns
Between TPA and TPB cable inputs, S100 operation
±0.8
Receive input skew
Between TPA and TPB cable inputs, S200 operation
±0.55
ns
Receive input skew
Between TPA and TPB cable inputs, S400 operation
±0.5
ns
For a node that does not source power, see Section 4.2.2.2 in IEEE P1394a.
14.3 Electrical Characteristics Over Recommended Ranges of Operating Conditions
(Unless Otherwise Noted)
14.3.1 Device
PARAMETER
TEST CONDITIONS
MIN
TYP
MAX
UNIT
PLLON/PD/LPS/ENZ = L/L/L/L, PWTST = NC
2.1
mA
PLLON/PD/LPS/ENZ = H/L/L/L, PWTST = NC
11.2
mA
IDD-ULP
Supply current—ULP (ultralow power)
(see Note 1)
PLLON/PD/LPS/ENZ = L/L/L/H,
51
A
IDD-ULP
Supply current—ULP (ultralow power)
(see Note 1)
PLLON/PD/LPS/ENZ = L/L/L/H,
PWTST = 1.8 V
51
A
(see Note 1)
PLLON/PD/LPS/ENZ = H/L/L/H,
9.3
mA
PLLON/PD/LPS/ENZ = H/L/L/H,
PWTST = 1.8 V
9.3
mA
PLLON/PD/LPS/ENZ = L/H/X/L
2.1
mA
IDD-PD
Supply current—PD (power down)
PLLON/PD/LPS/ENZ = H/H/X/L
11.0
mA
IDD-PD
Supply current—PD (power down)
(see Note 2)
PLLON/PD/LPS/ENZ = L/H/X/H
51
Α
(see Note 2)
PLLON/PD/LPS/ENZ = H/H/X/H
9.3
mA
Supply current—(PLLON/PD/LPS/ENZ =
Ports disabled
30.4
IDD
Supply current—(PLLON/PD/LPS/ENZ =
X/L/H/L)
One port enabled
46.6
mA
IDD
X/L/H/L)
Two ports enabled
62.6
mA
IDD-op
Supply current—transmitting/receiving
One port enabled
48.0
mA
IDD-op
Supply current—transmitting/receiving
16 bit data through BDI (packets 512 bytes)
Two ports enabled
64.0
mA
VTH
Power status threshold, CPS input
400-k
resistor
4.7
7.5
V
II
Input current, LPS, PD, PHYTESTM,
PWRCLS
[0:2]
VDD = 3.6-V
5
A
IIRST
Pullup current, XRESETP input
VI = 1.5-V or 0-V
–90
–20
A
VO
TPBIAS output voltage
At rated IO current
1.665
2.015
V
NOTES:
1. Ultralow-power (LPS = L): Using LPS to enable a low-power mode allows the user not to provide a reset when disabling the
low-power mode. In this mode, the user must provide the 1.8-V core voltage, externally (ENZ = H, PWTST = 1.8 V) or internally
(ENZ = L, PWTST = NC, decoupling caps).
2. Power-down mode (PD = H): When power-down mode is disabled, a reset must be applied to the device.
相關(guān)PDF資料
PDF描述
TSB43DA42GHCR PCI BUS CONTROLLER, PBGA196
TSB500SK02 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
TSB500SK10MDS 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
TSB5000331DS 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
TSB5000831 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TSB43AA82GHH 制造商:Texas Instruments 功能描述:
TSB43AA82I 制造商:TI 制造商全稱:Texas Instruments 功能描述:1394 INTEGRATED PHY AND LINK LAYER CONTROLLER
TSB43AA82IGGW 功能描述:1394 接口集成電路 2Port Hi Perf Integ Phy&Link Layer Chip RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray
TSB43AA82PGE 功能描述:1394 接口集成電路 2Port Hi Perf Integ Phy&Link Layer Chip RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray
TSB43AA82PGEG4 功能描述:1394 接口集成電路 2Port Hi Per Int Phy & Link Layer Chip RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*