123,123

您好，
買賣IC網(wǎng)歡迎您。
請登錄
免費注冊

您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368631 > TDAT042G51A-3BLL1 TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces PDF資料下載

參數(shù)資料

型號：	TDAT042G51A-3BLL1
英文描述：	TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces
中文描述：	TDAT的SONET / SDH 155/622/2488 Mbits /秒數(shù)據(jù)接口
文件頁數(shù)：	37/310頁
文件大小：	4628K
代理商：	TDAT042G51A-3BLL1

第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁

List of Tables

(continued)

Contents

Page

Agere Systems Inc.

Data Sheet

May 2001

155/622/2488 Mbits/s Data Interface

TDAT042G5 SONET/SDH

Table 100. Registers 0x097F

—

0x0980, 0x098C

—

0x098D, 0x0999

—

0x099A, 0x09A6

—

0x09A7: PT Interrupt

Mask Control (R/W) ............................................................................................................................196

Table 101. Registers (0x09B3, 0x09BF, 0x09CB, 0x09D7, 0x09E3), (0x09EF, 0x09FB, 0x0A07, 0x0A14, 0x0A20),

(0x0A2C, 0x0A38, 0x0A44, 0x0A50, 0x0A5C), (0x0A68, 0x0A74, 0x0A80, 0x0A8C, 0x0A98):

Error Counters (RO) ...........................................................................................................................198

Table 102. Register 0x0AA4: PT One-Shot Control Parameters (WO) ................................................................198

Table 103. Registers 0x0AA6

—

0x0AAD, 0x0AAE, 0x0AB5, 0x0AB6

—

0x0ABD, 0x0ABE

—

0x0AC5:

PT Control Parameters (R/W) ............................................................................................................199

Table 104. Registers 0x0AC6

—

0x0AF7: PT Provisioning (R/W) .........................................................................205

Table 105. Registers 0x0ACC

—

0x0AD1: PT Signal Fail BER Algorithm Parameters (R/W) ...............................206

Table 106. Registers 0x0AD2

—

0x0AD7: PT Signal Degrade BER Algorithm Parameters (R/W) .......................207

Table 107. Ns, L, M, and B Values to Set the BER Indicator ...............................................................................208

Table 108. Ns, L, M, and B Values to Clear the BER Indicator ............................................................................209

Table 109. Registers 0x0AD8

—

0x0AF7: Transmit J1 Data Insert (R/W) .............................................................210

Table 110. Register 0x0AF8: Scratch Register (R/W) ..........................................................................................210

Table 111. Register 0x1000: DE Macrocell Version Number (RO) ......................................................................211

Table 112. Register 0x1001, 0x1002: DE Interrupts (0x1001 is RO, 0x1002 is RO and COR/W) .......................211

Table 113. Register 0x1004: Dry Escape Marker (R/W) ......................................................................................213

Table 114. Registers 0x1010

—

0x1015: Sequencer Provisioning Registers (R/W) ..............................................214

Table 115. Registers 0x1016

—

0x1021: Egress Configuration (R/W) ..................................................................215

Table 116. Registers 0x1022

—

0x102D: Ingress Configuration (R/W) .................................................................219

Table 117. Registers 0x102E

—

0x1031: Over-Fiber Mode (Packet-Over-Fiber or POF) Control (R/W) ..............223

Table 118. Registers 0x1032

—

0x1036: Sequencer Cell State Registers (R/W) ..................................................225

Table 119. Registers 0x1040

—

0x1043: Ingress Payload Type and Mode Control (R/W) ...................................225

Table 120. Receive Type and Mode Control Summary Table (Registers 0x1040

—

0x1043) ...............................226

Table 121. Registers 0x1080

—

0x1087: ATM Framer Idle Cell Match Mask (R/W) .............................................227

Table 122. Registers 0x1088

—

0x108F: ATM Idle Cell Registers (R/W) ..............................................................227

Table 123. Registers 0x1090

—

0x1097: ATM Unassigned Cell Match Mask (R/W) .............................................228

Table 124. Registers 0x1098

—

0x109F: ATM Unassigned Cell Registers (R/W) .................................................228

Table 125. Registers 0x10A0

—

0x10A3: ATM Framer State Registers (RO) .......................................................229

Table 126. Register 0x10A4: ATM X43 Frame Control (R/W) ..............................................................................229

Table 127. Register 0x10A5: ATM X31 Frame Control (R/W) ..............................................................................230

Table 128. Register 0x10A6: ATM X31 V/W Values (R/W) ..................................................................................230

Table 129. Register 0x10A7: ATM X31 X/Y Values (R/W) ...................................................................................231

Table 130. Register 0x10A8: ATM X31 Z Value (R/W) ........................................................................................231

Table 131. Register 0x10A9: Frame State Interrupt Mask (R/W) .........................................................................232

Table 132. Register 0x10AA: Scrambler State Interrupt Mask (R/W) ..................................................................232

Table 133. Register 0x10AB: ATM Receive Debug Register (R/W) .....................................................................233

Table 134. Registers 0x10B0

—

0x10B3: PPP Attach (R/W) .................................................................................234

Table 135. Registers 0x10E0

—

0x10E3: Egress Payload Type and Mode Control (R/W) ...................................234

Table 136. Transmit Type and Mode Control Summary Table (Registers 0x10E0

—

0x10E3) .............................235

Table 137. Registers 0x10F0

—

10FB: PPP Header Value Detach (R/W) ............................................................235

Table 138. Registers 0x10FC

—

0x10FF: PPP Header Detach Search (R/W) ......................................................236

Table 139. Registers 0x1100

—

0x1107: ATM/HDLC/SDL Framer

—

Condition Counter 1

(PMRST Update) (RO) .......................................................................................................................238

Table 140. Registers 0x1108

—

0x110F: ATM/HDLC/SDL Framer

—

Condition Counter 2

(PMRST Update) (RO) .......................................................................................................................239

Table 141. Registers 0x1110

—

0x1117: CRC Checker

—

Bad Packet Counter (PMRST Update) (RO) ...............240

Table 142. Registers 0x1118

—

0x111F: PPP Detach

—

Mismatched Header Counter (PMRST Update) (RO) ...241

Table 143. Registers 0x1120

—

0x1127: Receive Good Packet/Cell Counter (PMRST Update) (RO) .................242

Table 144. Registers 0x1128

—

0x112F: Transmit Good Packet/Cell Counter (PMRST Update) (RO) ................243

相關(guān)PDF資料	PDF描述
TE13004D	Silicon NPN High Voltage Switching Transistor
TE13005D	Silicon NPN High Voltage Switching Transistor
TEA1065	Versatile telephone transmission circuit with dialler interface
TEA1065T	Versatile telephone transmission circuit with dialler interface
TEA1066T	Versatile telephone transmission circuit with dialler interface

相關(guān)代理商/技術(shù)參數(shù)	參數(shù)描述
TDAT042G53BLL1DB	制造商:LUC 功能描述:LUCENT IC
TDAT042G5-3BLL1-DB	制造商:LUC 功能描述:LUCENT IC
TDAT04622	制造商:AGERE 制造商全稱:AGERE 功能描述:TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces
TDAT12622-BA23	制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface
TDAT12622-BA23-DB	制造商:LSI Corporation 功能描述:SONET/SDH Interface 792-Pin BGA

發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

*型號	*數(shù)量	廠商	批號	封裝

添加更多采購

采購需求

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

我的聯(lián)系方式

采購需求

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

我的聯(lián)系方式

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價