參數(shù)資料
型號： R5S72691P266BG
元件分類： 微控制器/微處理器
英文描述： 32-BIT, FLASH, 266.67 MHz, RISC MICROCONTROLLER, PBGA272
封裝： 17 X 17 MM, 0.80 MM PITCH, PLASTIC, LFBGA-272
文件頁數(shù)： 386/445頁
文件大小： 17405K
代理商： R5S72691P266BG
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁當前第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁
Page xlv of liv
39.3.12
CRC Code Initialization Register (DOCMCRCIR) ........................................ 2347
39.4
Operation ........................................................................................................................ 2348
39.4.1
Overview of Operations.................................................................................. 2348
39.4.2
System Configuration ..................................................................................... 2348
39.4.3
CRC Calculation Method................................................................................ 2349
39.4.4
Graphics Data Selection for CRC Code Generation ....................................... 2349
39.4.5
Pixel Format.................................................................................................... 2350
39.4.6
Rectangular Area Settings............................................................................... 2351
39.4.7
CRC Calculation Time Period and Comparison Timing ................................ 2353
39.4.8
Register Update Timing.................................................................................. 2354
39.4.9
Operation Flow ............................................................................................... 2355
39.5
Interrupt .......................................................................................................................... 2357
39.6
Usage Note...................................................................................................................... 2357
39.6.1
Expected CRC Value ...................................................................................... 2357
39.6.2
Expansion Control Functionality .................................................................... 2357
Section 40 OpenVG-Compliant Renesas Graphics Processor.........................2359
Section 41 JPEG Codec Unit (JCU) ................................................................2361
41.1
Features........................................................................................................................... 2361
41.2
Register Descriptions ...................................................................................................... 2363
41.2.1
JPEG Code Mode Register (JCMOD) ............................................................ 2365
41.2.2
JPEG Code Command Register (JCCMD) ..................................................... 2366
41.2.3
JPEG Code Quantization Table Number Register (JCQTN) .......................... 2368
41.2.4
JPEG Code Huffman Table Number Register (JCHTN) ................................ 2369
41.2.5
JPEG Code DRI Upper Register (JCDRIU) ................................................... 2370
41.2.6
JPEG Code DRI Lower Register (JCDRID) ................................................... 2371
41.2.7
JPEG Code Vertical Size Upper Register (JCVSZU) ..................................... 2372
41.2.8
JPEG Code Vertical Size Lower Register (JCVSZD) .................................... 2373
41.2.9
JPEG Code Horizontal Size Upper Register (JCHSZU)................................. 2374
41.2.10
JPEG Coded Horizontal Size Lower Register (JCHSZD) .............................. 2375
41.2.11
JPEG Code Data Count Upper Register (JCDTCU) ....................................... 2376
41.2.12
JPEG Code Data Count Middle Register (JCDTCM)..................................... 2377
41.2.13
JPEG Code Data Count Lower Register (JCDTCD) ...................................... 2378
41.2.14
JPEG Interrupt Enable Register 0 (JINTE0) ................................................... 2379
41.2.15
JPEG Interrupt Status Register 0 (JINTS0) .................................................... 2381
41.2.16
JPEG Code Decode Error Register (JCDERR)............................................... 2382
41.2.17
JPEG Code Reset Register (JCRST)............................................................... 2383
41.2.18
JPEG Interface Compression Control Register (JIFECNT)............................ 2384
41.2.19
JPEG Interface Compression Source Address Register (JIFESA).................. 2388
相關(guān)PDF資料
PDF描述
R5S72691P266FP 32-BIT, FLASH, 266.67 MHz, RISC MICROCONTROLLER, PQFP256
R6202230XXOO 300 A, 2200 V, SILICON, RECTIFIER DIODE
R8206-1 82 SERIES, 16-BIT ERROR DETECT AND CORRECT CKT, CQCC68
R8A66150SP 12 I/O, PIA-GENERAL PURPOSE, PDSO20
R921019000 INTERCONNECTION DEVICE
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
R5S72691W266BG#U0 制造商:Renesas Electronics Corporation 功能描述:SH7269 266MHZ 272BGA -20-85C C 制造商:Renesas Electronics Corporation 功能描述:SH7269 266MHZ 272BGA -20-85C CAN IND - Trays
R5S72691W266FP#V0 制造商:Renesas Electronics Corporation 功能描述:SH7269 266MHZ 256LQFP -20-85C 制造商:Renesas Electronics Corporation 功能描述:SH7269 266MHZ 256LQFP -20-85C CAN IND - Trays 制造商:Renesas Electronics Corporation 功能描述:IC SUPERH MPU ROMLESS 256LFQFP 制造商:Renesas 功能描述:SH7269 266MHZ 256LQFP -20-85C
R5S726A2D216FP#V0 制造商:Renesas Electronics Corporation 功能描述:SH726A 1344K RAM USB 120LQFP Q2 -40 - 85 - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT ROMLESS
R5S726B1D216FP#V0 制造商:Renesas Electronics Corporation 功能描述:
R5S76700B200BG 功能描述:IC SUPERH MPU ROMLESS 256BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:SuperH® SH 以太網(wǎng)型 標準包裝:96 系列:PIC® 16F 核心處理器:PIC 芯體尺寸:8-位 速度:20MHz 連通性:I²C，SPI 外圍設(shè)備:欠壓檢測/復位，POR，PWM，WDT 輸入/輸出數(shù):11 程序存儲器容量:3.5KB（2K x 14） 程序存儲器類型:閃存 EEPROM 大小:- RAM 容量:128 x 8 電壓 - 電源 (Vcc/Vdd):2.3 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 125°C 封裝/外殼:14-TSSOP（0.173"，4.40mm 寬） 包裝:管件
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*