- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1959 > PC56F8006VWL (Freescale Semiconductor)DSP 16BIT 28-SOIC PDF資料下載
參數(shù)資料
| 型號： | PC56F8006VWL |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 57/106頁 |
| 文件大小： | 0K |
| 描述： | DSP 16BIT 28-SOIC |
| 標準包裝： | 26 |
| 系列： | 56F8xxx |
| 核心處理器： | 56800 |
| 芯體尺寸： | 16-位 |
| 速度： | 32MHz |
| 連通性： | I²C，LIN，SCI，SPI |
| 外圍設(shè)備： | LVD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 23 |
| 程序存儲器容量： | 16KB（8K x 16） |
| 程序存儲器類型： | 閃存 |
| RAM 容量： | 1K x 16 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.8 V ~ 3.6 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 15x12b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 105°C |
| 封裝/外殼： | 28-SOIC（0.295"，7.50mm 寬） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁當前第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
MC56F8006/MC56F8002 Digital Signal Controller, Rev. 4
Specifications
Freescale Semiconductor
54
8.9
Phase Locked Loop Timing
8.10
Relaxation Oscillator Timing
Table 25. Phase Locked Loop Timing
Characteristic
Symbol
Min
Typ
Max
Unit
PLL input reference frequency1
1 An externally supplied reference clock should be as free as possible from any phase jitter for the PLL to work correctly. The
PLL is optimized for 8 MHz input.
fref
48
—
MHz
PLL output frequency2
2 The core system clock operates at 1/6 of the PLL output frequency.
fop
120
192
—
MHz
PLL lock time3 4
3 This is the time required after the PLL is enabled to ensure reliable operation.
4 From powerdown to powerup state at 32 MHz system clock state.
tplls
—40
100
s
Accumulated jitter using an 8 MHz external crystal as the PLL source5
5 This is measured on the CLKO signal (programmed as system clock) over 264 system clocks at 32 MHz system clock
frequency and using an 8 MHz oscillator frequency.
JA
—
0.37
%
Cycle-to-cycle jitter
tjitterpll
—350
—
ps
Table 26. Relaxation Oscillator Timing
Characteristic
Symbol Minimum Typical
Maximum
Unit
Relaxation oscillator output frequency1
Normal Mode
Standby Mode
1 Output frequency after factory trim.
fop
—
8.05
400
—
MHz
kHz
Relaxation oscillator stabilization time2
2 This is the time required from standby to normal mode transition.
troscs
—1
3
ms
Cycle-to-cycle jitter. This is measured on the CLKO signal
(programmed prescaler_clock) over 264 clocks3
3 J
A is required to meet QSCI requirements.
tjitterrosc
—400
—
ps
Variation over temperature –40
C to 105 C4
4 See Figure 22. The power supply VDD must be greater than or equal to 2.6 V. Below 2.6 V, the maximum variation
over the whole temperature and whole voltage range from 1.8 V to 2.6 V will be +/-16%.
—
–3.0 to +2.0
%
Variation over temperature 0
C to 105 C5
5 This data is only applied to devices with temperature range from –40
C to 105 C.
—
–2.0 to +2.0
%
Variation over temperature –40
C to 125 C4
—
–3.5 to +3.0
%
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PC9RS08LA8CLF | MCU 8BIT 8K FLASH W/ LCD 48-LQFP |
| PC9RS08LE4CWL | MCU 8BIT 4K FLASH W/ LCD 28-SOIC |
| PC9S08QE64CLH | MCU 8BIT 64K FLASH 64-LQFP |
| PCA8574N,112 | IC I/O EXPANDER I2C 8B 16DIP |
| PCA8575BS,118 | IC I/O EXPANDER I2C 16B 24HVQFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PC56F8023VLC | 制造商:Freescale Semiconductor 功能描述:16 BIT DSPHC - Trays |
| PC56F8025VLD | 制造商:Freescale Semiconductor 功能描述:16-BIT 56F8XXX CISC 32KB FLASH 3.3V 44-PIN LQFP TRAY - Trays |
| PC56F8037VLH | 制造商:Freescale Semiconductor 功能描述: |
| PC56F8245VLD | 制造商:Freescale Semiconductor 功能描述:PC56F8245VLD - Bulk |
| PC56F8246VLF | 制造商:Freescale Semiconductor 功能描述:PC56F8246VLF - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。