
- 21 -
datasheet
DDR3L SDRAM
Rev. 1.01
Registered DIMM
1:2
R
E
G
I
S
T
E
R
S1
BA[N:0]
A[N:0]
RAS
CAS
WE
CKE0
PST : SDRAMs D[71:0]
ARS1B-> CS0 : SDRAMs D10, D12, D14, D16
ARBA[N:0]A -> BA[N:0] : SDRAMs D[9:0], D[27:18]
ARA[N:0]A -> A[N:0] : SDRAMs D[9:0], D[27:18]
ARRASA -> RAS : SDRAMs D[9:0], D[27:18]
ARCASA -> CAS : SDRAMs D[9:0], D[27:18]
ARCKE0A -> CKE1 : SDRAMs D1, D3, D5, D7, D9
PAR_IN
S0
ARS0A-> CS1 : SDRAMs D1, D3, D5, D7, D9
ARBA[N:0]B -> BA[N:0] : SDRAMs D[17:10], D[35:28]
ARA[N:0]B -> A[N:0] : SDRAMs D[17:10], D[35:28]
ARRASB -> RAS : SDRAMs D[17:10], D[35:28]
ARCASB -> CAS : SDRAMs D[17:10], D[35:28]
ARWEA -> WE : SDRAMs D[9:0], D[27:18]
ARWEB -> WE : SDRAMs D[17:10], D[35:28]
ARCKE0B -> CKE1 : SDRAMs D11, D13, D15, D17
APCK1A -> CK : SDRAMs D[27:18]
APCK1B -> CK : SDRAMs D[35:28]
APCK0A -> CK : SDRAMs D[9:0]
APCK0B -> CK : SDRAMs D[17:10]
CKE1
ARCKE1A -> CKE0 : SDRAMs D0, D2, D4, D6, D8
ARCKE1B -> CKE0 : SDRAMs D10, D12, D14, D16
ODT0
ARODT0A -> ODT1 : SDRAMs D1, D3, D5, D7, D9
ARODT0B -> ODT1 : SDRAMs D11, D13, D15, D17
APCK0A -> CK : SDRAMs D[9:0]
APCK0B -> CK : SDRAMs D[17:10]
APCK1A -> CK : SDRAMs D[27:18]
APCK1B -> CK : SDRAMs D[35:28]
ARS0B-> CS1 : SDRAMs D11, D13, D15, D17
ARS1A-> CS0 : SDRAMs D0, D2, D4, D6, D8
CK0_c
CK0_t
120
Ω
CK1
120
Ω
Err_out
RST_n
RESET
D19, D21, D23, D25, D27
D29, D31, D33, D35
D18, D20, D22, D24, D26
D28, D30, D32, D34
D19, D21, D23, D25, D27
D29, D31, D33, D35
D18, D20, D22, D24, D26
D28, D30, D32, D34
D19, D21, D23, D25
D29, D31, D33, D35
1:2
R
E
G
I
S
T
E
R
S3
BA[N:0]
A[N:0]
RAS
CAS
WE
CKE0
BRS3B-> CS0 : SDRAMs D36, D38, D40, D42
BRBA[N:0]A -> BA[N:0] : SDRAMs D[53:44], D[71:62]
BRA[N:0]A -> A[N:0] : SDRAMs D[53:44], D[71:62]
BRRASA -> RAS : SDRAMs D[53:44], D[71:62]
BRCASA -> CAS : SDRAMs D[53:44], D[71:62]
BRCKE0A -> CKE1 : SDRAMs D45, D47, D49, D51, D53
PAR_IN
S2
BRS2A-> CS1 : SDRAMs D45, D47, D49, D51, D53
BRBA[N:0]B -> BA[N:0] : SDRAMs D[43:36], D[61:54]
BRA[N:0]B -> A[N:0] : SDRAMs D[43:36], D[61:54]
BRRASB -> RAS : SDRAMs D[43:36], D[61:54]
BRCASB -> CAS : SDRAMs D[43:36], D[61:54]
BRWEA -> WE : SDRAMs D[53:44], D[71:62]
BRWEB -> WE : SDRAMs D[43:36], D[61:54]
BRCKE0B -> CKE1 : SDRAMs D37, D39, D41, D43
BPCK1A -> CK : SDRAMs D[71:62]
BPCK1B -> CK : SDRAMs D[61:54]
BPCK0A -> CK : SDRAMs D[53:44]
BPCK0B -> CK : SDRAMs D[43:36]
CKE1
BRCKE1A -> CKE0 : SDRAMs D44, D46, D48, D50, D52
BRCKE1B -> CKE0 : SDRAMs D36, D38, D40, D42
ODT1
BRODT1A -> ODT1 : SDRAMs D45, D47, D49, D51, D53
BRODT1B -> ODT1 : SDRAMs D37, D39, D41, D43
BPCK0A -> CK : SDRAMs D[53:44]
BPCK0B -> CK : SDRAMs D[43:36]
BPCK1A -> CK : SDRAMs D[71:62]
BPCK1B -> CK : SDRAMs D[61:54]
BRS2B-> CS1 : SDRAMs D37, D39, D41, D43
BRS3A-> CS0 : SDRAMs D44, D46, D48, D50, D52
CK0_c
CK0_t
120
Ω
Err_out
RST_n
RESET
D63, D65, D67, D69, D71
D55, D57, D59, D61
D62, D64, D66, D68, D70
D54, D56, D58, D60
D63, D65, D67, D69, D71
D55, D57, D59, D61
D62, D64, D66, D68, D70
D54, D56, D58, D60
D63, D65, D67, D69, D71
D55, D57, D59, D61
A
B