- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379886 > CH7012A (Electronic Theatre Controls, Inc.) Chrontel CH7012 TV Output Device PDF資料下載
參數(shù)資料
| 型號： | CH7012A |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Chrontel CH7012 TV Output Device |
| 中文描述： | 昆泰CH7012電視輸出設(shè)備 |
| 文件頁數(shù)： | 8/42頁 |
| 文件大?。?/td> | 551K |
| 代理商： | CH7012A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
CHRONTEL
Input Interface
CH7012A
8
201-0000-042 Rev. 1.1, 9/29/2000
Two distinct methods of transferring data to the CH7012 are described. They are:
Multiplexed data, clock input at 1X pixel rate
Multiplexed data, clock input at 2X pixel rate
For the multiplexed data, clock at 1X pixel rate the data applied to the CH7012 is latched with both edges of
the clock (also referred to as dual-edge transfer mode). For the multiplexed data, clock at 2X pixel rate the data
applied to the CH7012 is latched with one edge of the clock. The polarity of the pixel clock can be reversed
under
serial port
control.
Input Clock and Data Timing Diagram
The figure below shows the timing diagram for input data and clocks. The first XCLK/XCLK* waveform
represents the input clock for the multiplexed data, clock at 2X pixel rate method. The second XCLK/XCLK*
waveform represents the input clock for the multiplexed data, clock at 1X pixel rate method.
Figure 4: Interface Timing
1
D[11:0], H, V DE times measured when input equals Vref+100mV on rising edges, Vref-100mV on falling edges.
Table 3: Interface Timing
Symbol
Parameter
Min
Max
Unit
V
OH
Output high level of interface signals
DVDDV - 0.2
DVDDV + 0.2
V
V
OL
Output Low level of interface signals
-0.2
0.2
V
t1
1
D[11:0], H, V & DE to XCLK = XCLK* Delay (setup time)
TBD
nS
t2
1
XCLK = XCLK* to D[11:0], H, V & DE Delay (hold time)
TBD
nS
DVDDV Digital I/O Supply Voltage
1.1 – 5%
3.3 + 5%
V
D[11:0]
XCLK/
XCLK*
H
V
DE
64 P-OUT
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
t1
t2
t2
t1
1 VGA Line
XCLK/
XCLK*
V
OH
V
OL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CH7012A-T | Chrontel CH7012 TV Output Device |
| CH7202 | MPEG to TV Encoder with 8-bit Input |
| CH7203 | MPEG to TV Encoder with 16-bit Input |
| CH7203-V | MPEG to TV Encoder with 16-bit Input |
| CH7301A | Chrontel CH7301 DVI Output Device |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CH7012A-T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Chrontel CH7012 TV Output Device |
| CH7013A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Digital PC to TV Encoder |
| CH7013A-T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Digital PC to TV Encoder |
| CH7013A-V | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Digital PC to TV Encoder |
| CH7013B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Digital PC to TV Encoder |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。