- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1900 > ADSP-BF547YBCZ-4A (Analog Devices Inc)IC DSP BLACKFIN 400MHZ 400CSPBGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-BF547YBCZ-4A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 29/100頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP BLACKFIN 400MHZ 400CSPBGA |
| 標準包裝： | 1 |
| 系列： | Blackfin® |
| 類型： | 定點 |
| 接口： | SPI，SSP，TWI，UART，USB |
| 時鐘速率： | 400MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 260kB |
| 電壓 - 輸入/輸出： | 2.50V，3.30V |
| 電壓 - 核心： | 1.25V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 400-LFBGA，CSPBGA |
| 供應商設備封裝： | 400-CSPBGA（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Rev. D
|
Page 34 of 100
|
May 2011
ADSP-BF542/ADSP-BF544/ADSP-BF547/ADSP-BF548/ADSP-BF549
ments for the ADSP-BF54x Blackfin processors’ clocks. Take
care in selecting MSEL, SSEL, and CSEL ratios so as not to
exceed the maximum core clock and system clock. Table 14
describes the phase-locked loop operating conditions.
9 SDA and SCL are 5.0V tolerant (always accept up to 5.5V maximum VIH). Voltage compliance on outputs (VOH) is limited by the VDDEXT supply voltage.
10Parameter value applies to USB_DP, USB_DM, and USB_VBUS pins. See Absolute Maximum Ratings on Page 39.
11Parameter value applies to all input and bidirectional pins, except PB1-0, PE15-14, PG15–11, and PH7-6.
12Parameter value applies to pins PG15–11 and PH7-6.
13Parameter value applies to pins PB1-0 and PE15-14. Consult the I2C specification version 2.1 for the proper resistor value and other open drain pin electrical parameters.
14TJ must be in the range: 0°C < TJ < 55°C during OTP memory programming operations.
Table 12. Core Clock (CCLK) Requirements—533 MHz and 600 MHz Speed Grade
1
Parameter
Min VDDINT
Internal Regulator Setting2
Max CCLK
Frequency
Unit
fCCLK
Core Clock Frequency
1.30 V
N/A
600
MHz
1.188 V
1.25 V
533
MHz
1.14 V
1.20 V
500
MHz
1.045 V
1.10 V
444
MHz
0.95 V
1.00 V
400
MHz
0.90 V
0.95 V
333
MHz
1 See the Ordering Guide on Page 99.
2 Use of an internal voltage regulator is not supported on automotive grade and 600 MHz speed grade models. Internal regulator setting should be used as recommended nominal
VDDINT for external regulator.
Table 13. Core Clock (CCLK) Requirements—400 MHz Speed Grade
1
Parameter
Min VDDINT
Internal Regulator Setting2
Max CCLK
Frequency
Unit
fCCLK
Core Clock Frequency
1.14 V
1.20 V
400
MHz
1.045 V
1.10 V
364
MHz
0.95 V
1.00 V
333
MHz
0.90 V
0.95 V
300
MHz
1 See Ordering Guide on Page 99.
2 Use of an internal voltage regulator is not supported on automotive grade models. Internal regulator setting should be used as recommended nominal V
DDINT for external
regulator.
Table 14. Phase-Locked Loop Operating Conditions
Parameter
Min
Max
Unit
fVCO
Voltage Controlled Oscillator (VCO) Frequency
50
Maximum fCCLK
MHz
Table 15. System Clock Requirements
Parameter
Condition
DDR SDRAM Models
Mobile DDR SDRAM Models
Unit
Max
Min
Max
fSCLK
VDDINT ≥ 1.14 V
1, Non-extended temperature grades
133
2
120
3
133
MHz
fSCLK
VDDINT < 1.14 V
1, Non-extended temperature grades
100
N/A4
N/A4
MHz
fSCLK
VDDINT ≥ 1.0 V
1, Extended temperature grade
100
N/A
MHz
1 f
SCLK must be less than or equal to fCCLK.
2 Rounded number. Actual test specification is SCLK period of 7.5 ns. See Table 25 on Page 42.
3 Rounded number. Actual test specification is SCLK period of 8.33 ns.
4 V
DDINT must be greater than or equal to 1.14 V for mobile DDR SDRAM models. See Operating Conditions on Page 33.
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF592BCPZ | IC DSP CTRLR 64LFCSP |
| ADSP-TS101SAB1-100 | IC DSP CTRLR 128BIT BUS 625BGA |
| ADSP-TS201SYBP-050 | IC PROCESSOR 500MHZ 576-SBGA |
| ADSP-TS202SABPZ050 | IC PROCESSOR 500MHZ 576BGA |
| ADSP-TS203SABP-050 | IC DSP FLOAT/FIXED 500MHZ 576BGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF548BBCZ | 制造商:Analog Devices 功能描述: |
| ADSP-BF548BBCZ-5A | 功能描述:IC DSP 16BIT 533MHZ 400CSBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-BF548BBCZ-5AA | 功能描述:IC DSP 16BIT 533MHZ 400CSBGA 制造商:analog devices inc. 系列:Blackfin? 包裝:托盤 零件狀態(tài):有效 類型:定點 接口:CAN，SPI，SSP，TWI，UART，USB 時鐘速率:533MHz 非易失性存儲器:外部 片載 RAM:260kB 電壓 - I/O:2.50V，3.30V 電壓 - 內(nèi)核:1.25V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:表面貼裝 封裝/外殼:400-LFBGA，CSPBGA 供應商器件封裝:400-CSPBGA（17x17） 標準包裝:1 |
| ADSP-BF548BBCZ-5X | 制造商:Analog Devices 功能描述:- Trays |
| ADSP-BF548MBBCZ-5M | 功能描述:IC DSP 533MHZ W/DDR 400CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
發(fā)布緊急采購，3分鐘左右您將得到回復。