- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19377 > ADSP-21368BBPZ-2A (Analog Devices Inc)IC DSP 32BIT 333MHZ 256-BGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-21368BBPZ-2A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 26/64頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 32BIT 333MHZ 256-BGA |
| 產(chǎn)品培訓(xùn)模塊： | SHARC Processor Overview |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點(diǎn) |
| 接口： | DAI，DPI |
| 時鐘速率： | 333MHz |
| 非易失內(nèi)存： | ROM（768 kB） |
| 芯片上RAM： | 256kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 256-BGA（27x27） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
Rev. F
|
Page 32 of 64
|
October 2013
Memory Write
Use these specifications for asynchronous interfacing to memo-
ries. These specifications apply when the processors are the bus
masters, accessing external memory space in asynchronous
access mode. Note that timing for ACK, DATA, RD, WR, and
strobe timing parameters only applies to asynchronous access
mode.
Table 25. Memory Write
Parameter
Min
Max
Unit
Timing Requirements
t
DAAK
ACK Delay from Address, Selects1, 2
t
SDCLK – 9.7 + W
ns
t
DSAK
ACK Delay from WR Low 1, 3
W – 4.9
ns
Switching Characteristics
t
DAWH
Address, Selects to WR Deasserted
t
SDCLK –3.1 + W
ns
t
DAWL
Address, Selects to WR Low
t
SDCLK –2.7
ns
t
WW
WR Pulse Width
W – 1.3
ns
t
DDWH
Data Setup Before WR High
t
SDCLK –3.0 + W
ns
t
DWHA
Address Hold After WR Deasserted
H + 0.15
ns
t
DWHD
Data Hold After WR Deasserted
H + 0.02
ns
t
WWR
WR High to WR, RD Low
t
SDCLK –1.5 + H
ns
t
DDWR
Data Disable Before RD Low
2t
SDCLK – 4.11
ns
t
WDE
Data Enabled to WR Low
t
SDCLK – 3.5
ns
W = (number of wait states specified in AMICTLx register) × t
SDCLK.
H = (number of hold cycles specified in AMICTLx register) × t
SDCLK.
1 ACK delay/setup: System must meet tDAAK, or tDSAK, for deassertion of ACK (low). For asynchronous assertion of ACK (high), user must meet tDAAK or tDSAK.
2 The falling edge of MSx is referenced.
3 Note that timing for ACK, DATA, RD, WR, and strobe timing parameters only applies to asynchronous access mode.
Figure 20. Memory Write
ACK
DATA
tDAWH
tDWHA
tWWR
tDATRWH
tDWHD
tWW
tDDWR
tDDWH
tDAWL
tWDE
tDSAK
tDAAK
RD
WR
ADDR
MSx
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HWS300-24 | PWR SUP IND 24V 14A SNG OUTPUT |
| ADSP-21065LKCAZ264 | IC DSP CTLR 32BIT 196CSPBGA |
| TAJY107M006RNJ | CAP TANT 100UF 6.3V 20% 2917 |
| GMM08DRSN-S288 | CONN EDGECARD 16POS .156 EXTEND |
| ABB60DHFD-S578 | EDGECARD 120POS PCI32 .050 SMD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| adsp-21368kbp-2a | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| ADSP-21368KBP-2AZ | 制造商:Analog Devices 功能描述:DSP 32BIT SHARC 333MHZ 256BGA 制造商:Analog Devices 功能描述:DSP, 32BIT, SHARC, 333MHZ, 256BGA |
| ADSP-21368KBP-ENG | 制造商:Analog Devices 功能描述: |
| ADSP-21368KBPZ-2A | 功能描述:IC DSP 32BIT 333MHZ 256-BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21368KBPZ-3A | 功能描述:IC DSP 32BIT 400MHZ 256BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。