Enable S/PDIF to I2S Output Register (Address " />
參數(shù)資料
型號(hào)： ADAU1445YSVZ-3A
廠商： Analog Devices Inc
文件頁數(shù)： 63/92頁
文件大小： 0K
描述： IC SIGMADSP 175MHZ 100TQFP
標(biāo)準(zhǔn)包裝： 1
系列： SigmaDSP®
類型： 音頻處理器
應(yīng)用： 車載音頻
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP 裸露焊盤
供應(yīng)商設(shè)備封裝： 100-TQFP-EP（14x14）
包裝： 托盤
ADAU1445/ADAU1446
Rev. A | Page 66 of 92
Enable S/PDIF to I2S Output Register (Address 0xE241)
This MP output is controlled by setting three bits in
Register 0xE241:
Table 62. Bit Descriptions of Register 0xE241
Bit Position
Description
Default
[15:3]
Reserved
[2]
Output mode
0
0 = I2S
1 = TDM
[1]
Group 2 enable
0
0 = Group 2 off
1 = Group 2 on
[0]
Group 1 enable
0
0 = Group 1 off
1 = Group 1 on
Bit 0 switches Group 1 on and off.
Bit 1 switches Group 2 on and off.
Bit 2 switches between I2S and TDM modes.
When S/PDIF to I2S mode is active, the pins described in Table 51
are used.
When TDM mode is active, Slot 0 and Slot 4 contain the audio
data, and Slot 1 contains the streamed block start, channel status,
user data, and validity bits (see Table 63). The bits are streamed
in real time and are synchronized to the audio data. Only the
seven MSBs of Slot 1 are used, as shown in Table 63. The corre-
sponding TDM format is shown in more detail in Figure 54.
Table 63. Function of Decoded Bits in Figure 54
The S/PDIF receiver can be set to send the stereo audio stream
and the auxiliary S/PDIF bits in I2S or TDM format on eight of
the 12 MP pins. The eight outputs are divided into two groups:
Group 1 converts S/PDIF to I2S (LRCLK, BCLK, and SDATA
signals), and Group 2 decodes the channel status and user data
bits (virtual LRCLK, user data, channel status, validity bit, and
block start signal).
Bit Position
Description
[31]
Block start (high for first 16 samples)
[30]
Channel status of right channel
[29]
Channel status of left channel
[28]
User data bit, right channel
[27]
User data bit, left channel
[26]
Validity bit, right channel
[25]
Validity bit, left channel
[24:0]
Not used
FRAME
LRCLKx
0123
4567
LEFT AUDIO
RIGHT AUDIO
DECODE BITS
01
24 BITS: LEFT AUDIO
7 DECODED
BITS
4
24 BITS: RIGHT AUDIO
07
69
6-
0
5
Figure 54. S/PDIF TDM Signal
相關(guān)PDF資料
PDF描述
VI-232-IW-S CONVERTER MOD DC/DC 15V 100W
AD1941YSTZ IC DSP AUDIO 16CHAN 28BIT 48LQFP
VI-B6Y-MX CONVERTER MOD DC/DC 3.3V 49.5W
ADAU1446YSTZ-3A IC SIGMADSP 175MHZ 100LQFP
VI-232-CU-F4 CONVERTER MOD DC/DC 15V 200W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADAU1445YSVZ-3A-RL 功能描述:IC SIGMADSP 175MHZ 100TQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6
ADAU1446EBZ 制造商:Analog Devices 功能描述:SIGMADSP? DIGITAL AUDIO PROCESSOR WITH FLEXIBLE AUDIO - Bulk
ADAU1446YSTZ-3A 功能描述:IC SIGMADSP 175MHZ 100LQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6
ADAU1446YSTZ-3A-RL 功能描述:IC SIGMADSP 175MHZ 100LQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6
ADAU1450WBCPZ 功能描述:IC AUDIO PROCESSOR 72LFCSP 制造商:analog devices inc. 系列:SigmaDSP? 包裝:托盤 零件狀態(tài):有效 類型:Sigma 接口:I2C，SPI 時(shí)鐘速率:147.456MHz 非易失性存儲(chǔ)器:- 片載 RAM:64KB 電壓 - I/O:3.3V 電壓 - 內(nèi)核:1.20V 工作溫度:-40°C ~ 105°C（TA） 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:72-LFCSP-VQ（10x10） 標(biāo)準(zhǔn)包裝:1
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*