- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10240 > ADAU1445YSVZ-3A (Analog Devices Inc)IC SIGMADSP 175MHZ 100TQFP PDF資料下載
參數(shù)資料
| 型號： | ADAU1445YSVZ-3A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 35/92頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC SIGMADSP 175MHZ 100TQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SigmaDSP® |
| 類型： | 音頻處理器 |
| 應(yīng)用： | 車載音頻 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-TQFP 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP-EP（14x14） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
ADAU1445/ADAU1446
Rev. A | Page 40 of 92
selector (that is, the 18:2 multiplexer) allows each serial output
port to clock from any available clock domain. In master mode,
the clock domain selector is bypassed, and the assignments
described in Table 26 are used.
Table 26. Output Clock Domain Assignments in Master Mode
Data Pin
Clock Pins
SDATA_OUT0
LRCLK9, BCLK9
SDATA_OUT1
LRCLK10, BCLK10
SDATA_OUT2
LRCLK11, BCLK11
SDATA_OUT3
LRCLK3, BCLK3
SDATA_OUT4
LRCLK4, BCLK4
SDATA_OUT5
LRCLK5, BCLK5
SDATA_OUT6
LRCLK6, BCLK6
SDATA_OUT7
LRCLK7, BCLK7
SDATA_OUT8
LRCLK8, BCLK8
The maximum number of audio channels that can be output
from SigmaDSP is 24. The serial output ports must be set in a
way that respects this (for example, two TDM16 streams is not a
valid entry).
All data is processed in twos complement, MSB-first format,
and the left channel always precedes the right channel.
SERIAL OUTPUT PORT MODES AND SETTINGS
Each of the nine serial output ports is controlled by setting an
individual 2-byte word in the serial output mode register for
each port (see Table 27 for the register addresses). Each serial
data signal can be set to use any of the nine clock domains
(slave mode) or an internally generated LRCLK signal at
fS,NORMAL, fS,DUAL, or fS,QUAD. The default value for each serial port
on reset is set to TDM2, I2S, 24-bit, negative LRCLK and BCLK
polarity, slave mode using a 50% duty cycle LRCLK clock signal
(as opposed to a synchronization pulse). This configuration
corresponds to a setting of 0x3C00. The serial data uses its
corresponding clock domain (for example, SDATA3 uses
LRCLK3 and BCLK3).
Restrictions
When the device is in MOST mode, the MSB position of the
serial data is delayed by one bit clock from the start of the frame
(I2S position) and the data width is restricted to 16 bits.
When in MSB delay-by-12 mode, the serial data can be 16 or
20 bits wide (not 24 bits). When in MSB delay-by-16 mode, the
serial data can only be 16 bits wide.
For information on TDM capabilities, refer to Table 16.
SERIAL
OUTPUT
PORTS
(×9)
SDATA_OUT0
SDATA_OUT1
SDATA_OUT2
SDATA_OUT3
SDATA_OUT4
SDATA_OUT5
SDATA_OUT6
SDATA_OUT7
SDATA_OUT8
DEDICATED
OUTPUT
CLOCK DOMAINS
(×3)
9 TO 11
BCL
K9/
L
RCL
K9
B
C
LK
1
0
/LR
C
LK
1
0
B
C
LK
1
/LR
C
LK
1
ASSIGNABLE
INPUT/OUTPUT
CLOCK DOMAINS
(×6)
3 TO 8
BCL
K3/
L
RCL
K3
BCL
K4/
L
RCL
K4
BCL
K5/
L
RCL
K5
BCL
K6/
L
RCL
K6
BCL
K7/
L
RCL
K7
BCL
K8/
L
RCL
K8
4:2
TO SERIAL
INPUT PORTS
3 TO 8
(×6)
18:2
(×9)
CLOCK PAD
MULTIPLEXERS
CLOCK DOMAIN
SELECTOR
3
4
5
6
7
8
9
10 11
2
07
69
6-
0
34
Figure 33. Output Serial Port Clock Multiplexing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-232-IW-S | CONVERTER MOD DC/DC 15V 100W |
| AD1941YSTZ | IC DSP AUDIO 16CHAN 28BIT 48LQFP |
| VI-B6Y-MX | CONVERTER MOD DC/DC 3.3V 49.5W |
| ADAU1446YSTZ-3A | IC SIGMADSP 175MHZ 100LQFP |
| VI-232-CU-F4 | CONVERTER MOD DC/DC 15V 200W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1445YSVZ-3A-RL | 功能描述:IC SIGMADSP 175MHZ 100TQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6 |
| ADAU1446EBZ | 制造商:Analog Devices 功能描述:SIGMADSP? DIGITAL AUDIO PROCESSOR WITH FLEXIBLE AUDIO - Bulk |
| ADAU1446YSTZ-3A | 功能描述:IC SIGMADSP 175MHZ 100LQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6 |
| ADAU1446YSTZ-3A-RL | 功能描述:IC SIGMADSP 175MHZ 100LQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6 |
| ADAU1450WBCPZ | 功能描述:IC AUDIO PROCESSOR 72LFCSP 制造商:analog devices inc. 系列:SigmaDSP? 包裝:托盤 零件狀態(tài):有效 類型:Sigma 接口:I2C，SPI 時鐘速率:147.456MHz 非易失性存儲器:- 片載 RAM:64KB 電壓 - I/O:3.3V 電壓 - 內(nèi)核:1.20V 工作溫度:-40°C ~ 105°C（TA） 安裝類型:表面貼裝 封裝/外殼:72-VFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:72-LFCSP-VQ（10x10） 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。