參數(shù)資料
型號： AD9558BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 80/104頁
文件大?。?/td> 0K
描述： IC CLK XLATR PLL 1250MHZ 64LFCSP
產(chǎn)品變化通告： AD9558 Minor Metal Mask Change 17/Apr/2012
標準包裝： 750
類型： 時鐘/頻率轉(zhuǎn)換器
PLL： 是
主要目的： 以太網(wǎng)，SONET/SDH，Stratum
輸入： CMOS，LVDS，LVPECL
輸出： CMOS，HSTL，LVDS
電路數(shù)： 1
比率 - 輸入:輸出： 4:6
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1.25GHz
電源電壓： 1.71 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-VFQFN 裸露焊盤，CSP
供應商設(shè)備封裝： 64-LFCSP-VQ（9x9）
包裝： 帶卷 (TR)
Data Sheet
AD9558
Rev. B | Page 77 of 104
Table 57. Fixed Closed-Loop Phase Lock Offset
Address
Bits
Bit Name
Description
0x030C
[7:0]
Fixed phase lock offset (signed; ps)
Fixed phase lock offset, Bits[7:0].
Default: 0x00.
0x030D
[7:0]
Fixed phase lock offset, Bits[15:8].
Default 0x00.
0x030E
[7:0]
Fixed phase lock offset, Bits[23:16].
Default: 0x00.
0x030F
[7:6]
Reserved
Reserved; default: 0x0.
[5:0]
Fixed phase lock offset (signed; ps)
Fixed phase lock offset, Bits[29:24].
Default: 0x00.
Table 58. Incremental Closed-Loop Phase Lock Offset Step Size1
Address
Bits
Bit Name
Description
0x0310
[7:0]
Incremental phase lock offset
step size (ps)
Incremental phase lock offset step size, Bits[7:0].
Default: 0x00.
This controls the static phase offset of the DPLL while it is locked.
0x0311
[7:0]
Incremental phase lock offset step size, Bits[15:8].
Default: 0x00.
This controls the static phase offset of the DPLL while it is locked.
1
Note that the default incremental closed-loop phase lock offset step size value is 0x0000 = 0 (0 ns).
Table 59. Phase Slew Rate Limit
Address
Bits
Bit Name
Description
0x0312
[7:0]
Phase slew rate limit (s/sec)
Phase slew rate limit, Bits[7:0].
Default: 0x00.
This register controls the maximum allowable phase slewing during transients
and reference switching.
The default phase slew rate limit is 0, or disabled. Minimum useful value is 310 s/sec.
0x0313
[7:0]
Phase slew rate limit, Bits[15:8].
Default: 0x00.
Table 60. History Accumulation Timer
Address
Bits
Bit Name
Description
0x0314
[7:0]
History accumulation timer (ms)
History accumulation timer bits[7:0].
Default: 0x0A. For Register 0x0314 and Register 0x0315, 0x000A = 10 ms.
Maximum is 65 sec. This register controls the amount of tuning word averaging used
to determine the tuning word used in holdover. Never program a timer value of
zero. The default value is 0x000A = 10 decimal, which equates to 10 ms
0x0315
[7:0]
History accumulation timer bits[15:8].
Default: 0x00.
相關(guān)PDF資料
PDF描述
AD9571ACPZPEC-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9572ACPZLVD-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9573ARUZ-RL7 IC PCI CLCOK GEN 25MHZ 16TSSOP
AD9575ARUZPEC IC PLL CLOCK GEN 25MHZ 16TSSOP
AD9577BCPZ-R7 IC CLOCK GENERATOR 40LFCSP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9559 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator
AD9559/PCBZ 功能描述:時鐘和定時器開發(fā)工具 Multi-protocol line card dual clock RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V
AD9559BCPZ 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Multi-protocol line card dual clock RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
AD9559BCPZ-REEL7 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Multi-protocol line card dual clock RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
AD9559PCBZ 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*