- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1987 > AD9520-5BCPZ-REEL7 (Analog Devices Inc)IC CLOCK GEN EXT VCO 64LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9520-5BCPZ-REEL7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 53/76頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK GEN EXT VCO 64LFCSP |
| 設計資源： | Synchronizing Multiple AD9910 1 GSPS Direct Digital Synthesizers (CN0121) Phase Coherent FSK Modulator (CN0186) |
| 標準包裝： | 750 |
| 類型： | 時鐘發(fā)生器，扇出配送 |
| PLL： | 是 |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:12，2:24 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 2.4GHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
Data Sheet
AD9520-5
Rev. A | Page 57 of 76
Addr.
(Hex)
Parameter
Bit 7 (MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0 (LSB)
Default
Value
(Hex)
VCO Divider and CLK Input
0x1E0
VCO divider
Unused
VCO divider
0x00
0x1E1
Input CLKs
Unused
(default = 01b)
Power
down
clock input
section
Unused
Bypass
VCO divider
0x20
0x1E2
to
0x22A
Unused
0x00
System
0x230
Power-down
and SYNC
Unused
Disable
power-on
SYNC
Power
down
SYNC
Power
down
distribution
reference
Soft SYNC
0x00
0x231
Unused
0x00
Update All Registers
0x232
IO_UPDATE
Unused
IO_UPDATE
(self-clearing)
0x00
0x233
to
0x9FF
Unused
0x00
EEPROM Buffer Segment
0xA00
Serial port
configuration
Data transfer: one byte
0x00
0xA01
Starting address: Address 0x000
0x00
0xA02
0x00
0xA03
EEPROM
customer
version ID
Data transfer: three bytes
0x02
0xA04
Starting address: Address 0x004
0x00
0xA05
0x04
0xA06
PLL settings
Data transfer: 16 bytes
0x0E
0xA07
Starting address: Address 0x010
0x00
0xA08
0x10
0xA09
Output driver
control
Data transfer: 16 bytes
0x0E
0xA0A
Starting address: Address 0x0F0
0x00
0xA0B
0xF0
0xA0C
LVPECL channel
dividers
Data transfer: 12 bytes
0x0B
0xA0D
Starting address: Address 0x190
0x01
0xA0E
0x90
0xA0F
VCO divider and
CLK input
Data transfer: two bytes
0x01
0xA10
Starting address: Address 0x1E0
0x01
0xA11
0xE0
0xA12
Power-down
and SYNC
Data transfer: two bytes
0x01
0xA13
Starting address: Address 0x230
0x02
0xA14
0x30
0xA15
I/O update
Action: IO_UPDATE
0x80
0xA16
End of data
Action: end of data
0xFF
0xA17
to
0xAFF
Unused
(available for additional EEPROM instructions)
0x00
EEPROM Control
0xB00
EEPROM
status
(read only)
Unused
STATUS_
EEPROM
0x00
0xB01
EEPROM error
checking
(read only)
Unused
EEPROM
data error
0x00
0xB02
EEPROM
Control 1
Unused
SOFT_EEPROM
(self-clearing)
Enable
EEPROM write
0x00
0xB03
EEPROM
Control 2
Unused
REG2EEPROM
(self-clearing)
0x00
相關PDF資料 |
PDF描述 |
|---|---|
| AD9522-0BCPZ-REEL7 | IC CLOCK GEN 2.8GHZ VCO 64LFCSP |
| AD9522-1BCPZ-REEL7 | IC CLOCK GEN 2.5GHZ VCO 64LFCSP |
| AD9522-2BCPZ | IC CLOCK GEN 2.2GHZ VCO 64LFCSP |
| AD9522-3BCPZ-REEL7 | IC CLOCK GEN 2GHZ VCO 64LFCSP |
| AD9522-4BCPZ-REEL7 | IC CLOCK GEN 1.6GHZ VCO 64LFCSP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9521JH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521KH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521SE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521SH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521TE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
發(fā)布緊急采購，3分鐘左右您將得到回復。