- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358621 > 30144-23 (NATIONAL SEMICONDUCTOR CORP) Geode⑩ GXLV Processor Series Low Power Integrated x86 Solutions PDF資料下載
參數(shù)資料
| 型號： | 30144-23 |
| 廠商： | NATIONAL SEMICONDUCTOR CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Geode⑩ GXLV Processor Series Low Power Integrated x86 Solutions |
| 中文描述： | 32-BIT, 200 MHz, MICROPROCESSOR, PBGA352 |
| 封裝： | BGA-352 |
| 文件頁數(shù)： | 81/247頁 |
| 文件大?。?/td> | 4365K |
| 代理商： | 30144-23 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當(dāng)前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁
Revision 1.1
81
www.national.com
Processor Programming (
Continued
)
G
3.6.4
As the CPU executes instructions, it follows a consistent
policy for prioritizing exceptions and hardware interrupts.
The priorities for competing interrupts and exceptions are
listed in Table 3-30. SMM interrupts always take prece-
dence. Debug traps for the previous instruction and next
instructions are handled as the next priority. When NMI
and maskable INTR interrupts are both detected at the
same instruction boundary, the GXLV processor services
the NMI interrupt first.
Interrupt and Exception Priorities
The CPU checks for exceptions in parallel with instruction
decoding and execution. Several exceptions can result
from a single instruction. However, only one exception is
generated upon each attempt to execute the instruction.
Each exception service routine should make the appropri-
ate corrections to the instruction and then restart the
instruction. In this way, exceptions can be serviced until
the instruction executes properly.
The CPU supports instruction restart after all faults,
except when an instruction causes a task switch to a task
whose Task State Segment (TSS) is partially not present.
A TSS can be partially not present if the TSS is not page
aligned and one of the pages where the TSS resides is
not currently in memory.
Table 3-30. Interrupt and Exception Priorities
Priority
Description
Notes
0
1
Reset.
SMM hardware interrupt.
Caused by the assertion of RESET.
SMM interrupts are caused by SMI# asserted and always have
highest priority.
Includes single-step trap and data breakpoints specified in the
debug registers.
Includes instruction execution breakpoints specified in the debug
registers.
Caused by NMI asserted.
Caused by INTR asserted and IF = 1.
Includes segment not present, general protection fault and page
fault.
Includes illegal opcode, instruction too long, or privilege violation.
Device not available exception generated.
Device not available exception generated.
Caused by unmasked floating point exception with NE = 1.
Includes segment not present, stack fault, and general protection
fault.
2
Debug traps and faults from previous instruction.
3
Debug traps for next instruction.
4
5
6
Non-maskable hardware interrupt.
Maskable hardware interrupt.
Faults resulting from fetching the next instruction.
7
8
9
10
11
Faults resulting from instruction decoding.
WAIT instruction and TS = 1 and MP = 1.
ESC instruction and EM = 1 or TS = 1.
Floating point error exception.
Segmentation faults (for each memory reference
required by the instruction) that prevent transferring
the entire memory operand.
Page Faults that prevent transferring the entire
memory operand.
Alignment check fault.
12
13
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 301CNQ | SCHOTTKY RECTIFIER |
| 301CNQ035 | SCHOTTKY RECTIFIER |
| 301CNQ040 | SCHOTTKY RECTIFIER |
| 301CNQ045 | SCHOTTKY RECTIFIER |
| 301CNQ050 | Low-Power, Single-/Dual-Level Battery Monitors with Hysteresis and Integrated µP Reset |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 301443 | 制造商:Honeywell Sensing and Control 功能描述: |
| 3014440000 | 制造商:Weidmuller 功能描述:STB1-4, NUTSERT, LID, ST -EA - Bulk |
| 3014-441-NL | 制造商:RDI Electronics 功能描述:TELEPHONE JACK 4 POSITION 4 CO |
| 3014-48-0 | 功能描述:測試引線 STACKING BANANA P RoHS:否 制造商:Pomona Electronics 設(shè)備類型:Patch Cords 連接器類型:Banana plug (stackable) on both ends 長度:60 in 顏色:Black |
| 3014-48-2 | 功能描述:測試引線 STACKING BANANA P RoHS:否 制造商:Pomona Electronics 設(shè)備類型:Patch Cords 連接器類型:Banana plug (stackable) on both ends 長度:60 in 顏色:Black |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。