- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382741 > Z80B-PIO Z8 Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | Z80B-PIO |
| 英文描述： | Z8 Microcontrollers |
| 中文描述： | Z8微控制器 |
| 文件頁數(shù)： | 95/222頁 |
| 文件大?。?/td> | 1595K |
| 代理商： | Z80B-PIO |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Z8 Microcontrollers
Interrupts
ZiLOG
UM001600-Z8X0599
7-5
7.4 INTERRUPT INITIALIZATION
After reset, all interrupts are disabled and must be initial-
ized before vectored or polled interrupt processing can be-
gin. The Interrupt Priority Register (IPR), Interrupt Mask
Register (IMR), and Interrupt Request Register (IRQ) must
be initialized, in that order, to start the interrupt process.
7.4.1 Interrupt Priority Register (IPR) Initial-
ization
IPR (Figure 7-7) is a write-only register that sets priorities
for the vectored interrupts in order to resolve simultaneous
interrupt requests. (There are 48 sequence possibilities for
interrupts.) The six interrupt levels IRQ0-IRQ5 are divided
into three groups of two interrupt requests each. One
group contains IRQ3 and IRQ5. The second group con-
tains IRQ0 and IRQ2, while the third group contains IRQ1
and IRQ4.
Priorities can be set both within and between groups as
shown in Tables 7-2 and 7-3. Bits 1, 2, and 5 define the pri-
ority of the individual members within the three groups.
Bits 0, 3, and 4 are encoded to define six priority orders be-
tween the three groups. Bits 6 and 7 are reserved.
Figure 7-7. Interrupt Priority Register
D7 D6 D5 D4 D3 D2 D1 D0
(Write-Only)
Interrupt Priority Register (IPR)
Register F9H
Interrupt Group Priority
Bits Priority
000 Reserved
001 C > A > B
010 A > B > C
011 A > C > B
100 B > C > A
101 C > B > A
110 B > A > C
111 Reserved
Group C (IRQ1 and IRQ4 Priority)
1 = IRQ4 > IRQ1
Reserved (Must be 0)
Group B (IRQ0 and IRQ2 Priority)
1 = IRQ0 > IRQ2
Group A (IRQ3 and IRQ5 Priority)
1 = IRQ3 > IRQ5
Table 7-2. Interrupt Priority
Priority
Highest
IRQ1
IRQ4
IRQ2
IRQ0
IRQ5
IRQ3
Group
C
Bit
Bit 1
Value
0
1
0
1
0
1
Lowest
IRQ4
IRQ1
IRQ0
IRQ2
IRQ3
IRQ5
B
Bit 2
A
Bit 5
Table 7-3. Interrupt Group Priority
Bit Pattern
Bit 3
0
0
1
1
0
0
1
1
Group Priority
High
Not Used
C
A
A
B
C
B
Not Used
Bit 4
0
0
0
0
1
1
1
1
Bit 0
0
1
0
1
0
1
0
1
Medium
Low
A
B
C
C
B
A
B
C
B
A
A
C
相關PDF資料 |
PDF描述 |
|---|---|
| Z86E2116PSC | Z8 Microcontrollers |
| Z8300-1PS | 8-Bit Microprocessor |
| Z8300-3PS | Microprocessor |
| Z8340-1PS | I/O Controller |
| Z8340-3PS | Telecommunication IC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| Z80B-SIO/O | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80C30 | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:CMOS SCC SERIAL COMMUNICATIONS CONTROLLER |
| Z80C30-06LME | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06PSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06VSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。