- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359412 > VPX3224D (Electronic Theatre Controls, Inc.) Video Pixel Decoders PDF資料下載
參數(shù)資料
| 型號： | VPX3224D |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Video Pixel Decoders |
| 中文描述： | 視頻解碼器像素 |
| 文件頁數(shù)： | 56/92頁 |
| 文件大?。?/td> | 672K |
| 代理商： | VPX3224D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當(dāng)前第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
PRELIMINARY DATA SHEET
VPX 3225D, VPX 3224D
56
Micronas
4.3.5. Characteristics, Control Bus Interface
(Timing diagram see Fig. 5–3 on page 61)
Symbol
Parameter
Pin
Name
Min.
Typ.
Max.
Unit
Test Conditions
V
IMOL
Output Low Voltage
SDA,
SCL
–
–
0.4
0.6
V
V
I
l
= 3 mA
I
l
= 6 mA
t
IMOL1
I
2
C-Data Output Hold Time after
Falling Edge of Clock SCL
SDA
15
ns
t
IMOL2
I
2
C-Data Output Setup Time be-
fore Rising Edge of Clock SCL
SDA
100
ns
f
SCL
= 1 MHz, VDD = 5 V
t
F
Signal Fall Time
SDA,
SCL
–
–
300
ns
C
L
= 400 pF,
R
PU
= 4,7 k
f
SCL
Clock Frequency
1)
SCL
0
–
100
1000
kHz
kHz
low power mode
normal operating condition
1)
The maximum clock frequency of the I2C interface is limited to 100 kHz while the IC is working in the low power mode.
4.3.6. Characteristics, JTAG Interface (Test Access Port TAP)
(Timing diagram see Fig. 5–5 on page 63)
Symbol
Parameter
Min.
Typ.
Max.
Unit
Test Conditions
CYCL-TAP
JTAG Cycle Time
100
ns
H-TAP
TCK High Time
50
ns
L-TAP
TCK Low Time
50
ns
V
RES-TAP
Minimum supply voltage to initiate an
internal reset of the JTAG-TAP generated
by a voltage supply supervision circuit
3.5
V
VDD pin
Test Access Port (TAP), see timing diagram (Fig. 5–5 on page 63)
t
S-TAP
TMS, TDI Setup Time
12
ns
t
H-TAP
TMS, TDI Hold Time
12
ns
t
D-TAP
TCK to TDO Propagation Delay
for Valid Data
50
ns
t
ON-TAP
TDO Turn-on Delay
45
ns
t
OFF-TAP
TDO Turn-off Delay
45
ns
Boundary-Scan Test, Characteristics of all IO pins which are connected to the boundary scan register chain
t
S-PINS
Input Signals Setup Time at CAPTURE-DR
10
ns
t
H-PINS
Input Signals Hold Time at CAPTURE-DR
10
ns
t
D-PINS
TCK to Output Signals,
Delay for Valid Data
50
ns
t
ON-PINS
Turn-on Delay
20
ns
t
OFF-PINS
Turn-off Delay
20
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VPX3224E | Video Pixel Decoders |
| VPX322XE | Video Pixel Decoders |
| VQ1000J | N-Channel Enhancement-Mode MOSFET Transistor(最小漏源擊穿電壓60V,夾斷電流0.225A的N溝道增強(qiáng)型MOSFET晶體管) |
| VQ1000J | N-Channel 60-V (D-S) MOSFET |
| VQ1001J | Dual N-Channel 30-V (D-S) MOSFET with Schottky Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| VPX3224D-C3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| VPX3224E | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Pixel Decoders |
| VPX3225D | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video Pixel Decoders |
| VPX3225D-C3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| VPX3225E | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Pixel Decoders |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。