- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383983 > uPD72107GC-3B9 (NEC Corp.) LAP-B CONTROLLER(Link Access Procedure Balanced mode) PDF資料下載
參數(shù)資料
| 型號： | uPD72107GC-3B9 |
| 廠商： | NEC Corp. |
| 英文描述： | LAP-B CONTROLLER(Link Access Procedure Balanced mode) |
| 中文描述： | 鱲- B控制器（鏈路訪問過程平衡模式） |
| 文件頁數(shù)： | 16/32頁 |
| 文件大?。?/td> | 182K |
| 代理商： | UPD72107GC-3B9 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當(dāng)前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
16
μ
PD72107
When bus slave (1)
Parameter
Symbol
Conditions
MIN.
MAX.
Unit
IOWR low-level width
t
WWL
100
ns
CS low-level hold time
(vs. IOWR
↑
)
t
HWCS
0
ns
ADR/UBE/CS low-level setup time
(vs. IOWR
↓
)
t
SAW
0
ns
ADR/UBE hold time (vs. IOWR
↑
)
t
HWA
0
ns
Data setup time (vs. IOWR
↑
)
t
SDW
100
ns
Data hold time (vs. IOWR
↑
)
t
HWD
0
ns
IORD low-level width
t
RRL
150
ns
ADR/CS low-level setup time
(vs. IORD
↓
)
t
SAR
35
ns
ADR/CS low-level hold time
(vs. IORD
↑
)
t
HRA
0
ns
Data delay time (vs. IORD
↓
)
t
DRD
120
ns
Data float time (vs. IORD
↑
)
t
FRD
10
100
ns
RESET low-level width
t
RSTL
7t
CYK
ns
V
DD
setup time (vs. RESET
↑
)
t
SVDD
1000
ns
RESET
↑
–1st IOWR/IORD
t
SYWR
2t
CYK
ns
IOWR/IORD recovery time
t
RVWR
200
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD72107 | LAP-B CONTROLLER(Link Access Procedure Balanced mode) |
| uPD72107CW | LAP-B CONTROLLER(Link Access Procedure Balanced mode) |
| uPD72107L | LAP-B CONTROLLER(Link Access Procedure Balanced mode) |
| UPD75008 | 4-BIT SINGLE-CHIP MICROCOMPUTER |
| UPD75004 | 4-BIT SINGLE-CHIP MICROCOMPUTER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD72255YF1-GA5-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7225G | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD7225GB-3B7(A) | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD74HC04C | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD750068GT-396 | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。