iii
Contents
Section
Title
Page
1
Introduction
1–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1
Features
1–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2
Functional Block Diagram
1–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3
Terminal Assignments
1–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4
Ordering Information
1–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.5
Abbreviations Used in This Document
1–5
. . . . . . . . . . . . . . . . . . . . . . . . . .
1.6
Conventions
1–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.7
THS8083 Terminal Functions Order
1–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
Functional Description
2–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1
Analog Channel
2–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2
Clamping Circuit
2–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3
Composite Sync Slicer
2–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4
Programmable Gain Amplifier (PGA)
2–4
. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5
A/D Converter
2–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6
PLL
2–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6.1
Analog PLL
2–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6.2
Digital PLL
2–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7
Output Formatter
2–8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.8
Power Down
2–8
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.9
Input Mode Detection
2–9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10
Test Mode
2–9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
Register Definition
3–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1
I2C Protocol
3–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1
Write Format
3–1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.2
Read Format
3–2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2
Register Description
3–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.1
Register Name: TERM_CNT_0
3–5
. . . . . . . . . . . . . . . . . . . . . . .
3.2.2
Register Name: TERM_CNT_1
3–5
. . . . . . . . . . . . . . . . . . . . . .
3.2.3
Register Name: NOM_INC_0
3–5
. . . . . . . . . . . . . . . . . . . . . . . .
3.2.4
Register Name: NOM_INC_1
3–5
. . . . . . . . . . . . . . . . . . . . . . . .
3.2.5
Register Name: NOM_INC_2
3–6
. . . . . . . . . . . . . . . . . . . . . . . .
3.2.6
Register Name: NOM_INC_3
3–6
. . . . . . . . . . . . . . . . . . . . . . . .
3.2.7
Register Name: NOM_INC_4
3–6
. . . . . . . . . . . . . . . . . . . . . . . .
3.2.8
Register Name: VCODIV
3–6
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.9
Register Name: SELCLK
3–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.10
Register Name: PHASESEL
3–7
. . . . . . . . . . . . . . . . . . . . . . . . .
3.2.11
Register Name: PLLFILT
3–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . .