- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372313 > ST92186B 8/16-BIT MCU FOR TV APPLICATIONS WITH UP TO 32K ROM AND ENHANCED ON-SCREEN-DISPLAY PDF資料下載
參數(shù)資料
| 型號： | ST92186B |
| 英文描述： | 8/16-BIT MCU FOR TV APPLICATIONS WITH UP TO 32K ROM AND ENHANCED ON-SCREEN-DISPLAY |
| 中文描述： | 16位產(chǎn)品的電視控制器的32K ROM的和更豐富的應(yīng)用，屏幕顯示 |
| 文件頁數(shù)： | 59/230頁 |
| 文件大?。?/td> | 2743K |
| 代理商： | ST92186B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當(dāng)前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁
59/230
ST92163 - INTERRUPTS
3.11 INTERRUPT REGISTERS
CENTRAL INTERRUPT CONTROL REGISTER
(CICR)
R230 - Read/Write
Register Page: System
Reset value: 1000 0111 (87h)
Bit 7 =
GCEN
: Global Counter Enable.
This bit enables the 16-bit Multifunction Timer pe-
ripheral.
0: MFT disabled
1: MFT enabled
Bit 6 =
TLIP
: Top Level Interrupt Pending
This bit is set by hardware when Top Level Inter-
rupt (TLI) trigger event occurs. It is cleared by
hardware when a TLI is acknowledged. It can also
be set by software to implement a software TLI.
0: No TLI pending
1: TLI pending
Bit 5 =
TLI
: Top Level Interrupt.
This bit is set and cleared by software.
0: Generate a Top Level Interrupt only if TLNM=1
1: Generate a Top Level Interrupt request when
the IEN
and TLIP bits=1.
Bit 4 =
IEN
: Interrupt Enable
This bit is cleared by the interrupt machine cycle
(except for a TLI).
It is set by the
iret
instruction (except for a return
from TLI).
It is set by the
EI
instruction.
It is cleared by the
DI
instruction.
0: Maskable interrupts disabled
1: Maskable Interrupts enabled
Note:
The IEN bit can also be changed by soft-
ware using any instruction that operates on regis-
ter CICR, however in this case, take care to avoid
spurious interrupts, since IEN cannot be cleared in
the middle of an interrupt arbitration. Only modify
the IEN bit when interrupts are disabled or when
no peripheral can generate interrupts. For exam-
ple, if the state of IEN is not known in advance,
and its value must be restored from a previous
push of CICR on the stack, use the sequence
DI;
POP CICR
to make sure that no interrupts are be-
ing arbitrated when CICR is modified.
Bit 3 =
IAM
: Interrupt Arbitration Mode
This bit is set and cleared by software.
0: Concurrent Mode
1: Nested Mode
Bits 2:0 =
CPL[2:0]:
Current Priority Level
These bits define the Current Priority Level.
CPL=0 is the highest priority. CPL=7 is the lowest
priority. These bits may be modified directly by the
interrupt hardware when Nested Interrupt Mode is
used.
EXTERNAL INTERRUPT TRIGGER REGISTER
(EITR)
R242 - Read/Write
Register Page: 0
Reset value: 0000 0000 (00h)
Bit 7 =
TED1
: INTD1 Trigger Event
Must always stay cleared
Bit 6 =
TED0
: INTD0 Trigger Event
Bit 5 =
TEC1
: INTC1 Trigger Event
Bit 4 =
TEC0
: INTC0 Trigger Event
Bit 3 =
TEB1
: INTB1 Trigger Event
Bit 2 =
TEB0
: INTB0 Trigger Event
Bit 1 =
TEA1
: INTA1 Trigger Event
Bit 0 =
TEA0
: INTA0 Trigger Event
These bits are set and cleared by software.
0: Select falling edge as interrupt trigger event
1: Select rising edge as interrupt trigger event
7
0
GCEN TLIP
TLI
IEN
IAM
CPL2 CPL1 CPL0
7
0
TED1 TED0 TEC1 TEC0 TEB1 TEB0 TEA1 TEA0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST92T163N4B1L | 8/16-BIT FULL SPEED USB MCU FOR COMPOSITE DEVICES WITH 16 ENDPOINTS. 20K ROM. 2K RAM. I 2 C. SCI. & MFT |
| ST92E195 | 48-96 KBYTE ROM HCMOS MCU WITH ON-SCREEN DISPLAY AND TELETEXT DATA SLICER |
| ST92F120JV1 | 8/16-BIT FLASH MCU FAMILY WITH RAM. EEPROM AND J1850 BLPD |
| ST92F120JV9 | 8/16-BIT FLASH MCU FAMILY WITH RAM. EEPROM AND J1850 BLPD |
| ST92F120V1 | 8/16-BIT FLASH MCU FAMILY WITH RAM. EEPROM AND J1850 BLPD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST92195 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:32-64K ROM HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER |
| ST92195B | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:32-64K ROM HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER |
| ST92195B1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:32-64K ROM HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER |
| ST92195B1B1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:32-64K ROM HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER |
| ST92195B1T1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:32-64K ROM HCMOS MCU WITH ON-SCREEN-DISPLAY AND TELETEXT DATA SLICER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。