- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄299943 > ST52513K3 MAX 3000A CPLD 64 MC 100-TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ST52513K3 |
| 英文描述： | MAX 3000A CPLD 64 MC 100-TQFP |
| 中文描述： | 8位重癥監(jiān)護(hù)病房，10位ADC。兩個(gè)定時(shí)器/脈寬調(diào)制。 I2C總線(xiàn)。的SPI。脊髓損傷。提供了8K閃存 |
| 文件頁(yè)數(shù)： | 58/106頁(yè) |
| 文件大?。?/td> | 1355K |
| 代理商： | ST52513K3 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)當(dāng)前第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)
55/106
8.5 Alternate Functions
The Alternate Function allows the pins to be
connected with the peripheral signals or NMI. Not
all
Port
pins
have
an
Alternate
Function
associated.
A Configuration Register (PORT_x_AF) for each
Port is used to switch from the Digital I/O function
or the Alternate Function.
NMI is considered an Alternate Function. For this
reason
an
NMI
interrupt
request
can’t
be
generated unless the PA7 pin is configured in
Alternate Function and in one of the Input modes.
When an on-chip peripheral is configured to use a
pin, the correct I/O mode of the related pin should
be selected by selecting one of the appropriate
modes. See the Registers description in order to
obtain the right configurations.
Some peripherals,
as for example the I2C
peripheral, directly drive the pin configuration
according to the current function, overriding the
user configuration.
8.6 Register Description
In order to configure the Port’s pins, the three
Configuration
Registers
PORT_x_PULLUP,
PORT_x_OR
and
PORT_x_DDR
must
be
configured. The combination of these three
registers
determine
the
pin’s
configuration,
according to the scheme shown in Table 8.1.
In order to select between the digital functions or
Alternate functions PORT_x_AF register must be
configured. Each bit of the configuration registers
configures the pin of the corresponding position
(example: PORT_A_DDR bit 5 configures the pin
PA5).
Figure 8.2 Port Pin Architecture
CONF. REG.
D
E
C
O
D
E
R
FF
REGISTER
FILE
ALTERNATE
FUNCTION
INTERRUPT
POLARITY
IRQ
TO INPUT
REGISTER
Vdd
DIGITAL
PORT PIN
INT
PU
SEL
EN
ENABLE
DATA
CONF. REG.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST52513Y2 | MAX 3000A CPLD 256 MC 256-FBGA |
| ST52513Y3 | MAX II CPLD 570 LE 256-FBGA |
| ST52514F1 | MAX II CPLD 570 LE 100-TQFP |
| ST52514F3 | IC MAX 7000 CPLD 128 100-TQFP |
| ST52514G1 | IC MAX 7000 CPLD 32 44-TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST52513Y2 | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52513Y3 | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52514F1 | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52514F3 | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
| ST52514G1 | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:8-BIT ICU WITH 10-BIT ADC. TWO TIMERS/PWM. I2C. SPI. SCI. UP TO 8K FLASH |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。