- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2016 > SI5023-D-GM (Silicon Laboratories Inc)IC CLOCK/DATA RECVRY W/AMP 28MLP PDF資料下載
參數(shù)資料
| 型號： | SI5023-D-GM |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 15/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK/DATA RECVRY W/AMP 28MLP |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | DSPLL® |
| 類型： | 時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR） |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，SONET/SDH，ATM 應(yīng)用 |
| 輸入： | 時(shí)鐘 |
| 輸出： | CML |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 2.7GHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 28-QFN（5x5） |
| 包裝： | 管件 |
| 其它名稱： | 336-1276 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
Si5023
22
Rev. 1.3
5. Pin Descriptions: Si5023
Figure 21. Si5023 Pin Configuration
Table 9. Si5023 Pin Descriptions
Pin #
Pin Name
I/O
Signal Level
Description
1,2
RATESEL0,
RATESEL1
ILVTTL
Data Rate Select.
These pins configure the onboard PLL for clock and
data recovery at one of four user selectable data
rates. See Table 7 for configuration settings.
Notes:
1. These inputs have weak internal pullups.
2. After any change in RATESEL, the device must be
reset.
3LOS_LVL
I
LOS Level Control.
The LOS threshold is set by the input voltage level
applied to this pin. Figure 6 on page 14 shows the
input setting to output threshold mapping.
LOS is disabled when the voltage applied is less
than 1 V.
4
SLICE_LVL
I
Slicing Level Control.
The slicing threshold level is set by applying a volt-
age to this pin as described in the Slicing Level sec-
tion of the data sheet. If this pin is tied to GND,
slicing level adjustment is disabled, and the slicing
level is set to the midpoint of the differential input
signal on DIN. Slicing level becomes active when
the voltage applied to the pin is greater than
500 mV.
1
RATESEL0
GND
Pad
Top View
2
3
4
5
6
7
21
20
19
18
17
16
15
14
13
12
11
10
9
8
22
23
24
25
26
27
28
RATESEL1
LOS_LVL
SLICE_LVL
REFCLK+
REFCLK-
LOL
VDD
REXT
RESET/CAL
VDD
DOUT+
DOUT-
GND
BE
R
M
O
N
BE
R
_
AL
M
BE
R
_
L
VL
VD
D
C
L
K
D
SBL
CL
KOUT+
CL
KOUT
-
LT
R
LO
S
DS
Q
L
C
H
VD
D
DI
N+
DI
N
-
VD
D
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI52142-A01AGM | IC CLK GENERATOR 200MHZ 24QFN |
| SI52143-A01AGM | IC CLK GEN QUAD PCIE 24QFN |
| SI52144-A01AGM | IC CLK GENERATOR 100MHZ 24QFN |
| SI5315A-C-GM | IC CLK MULT 8KHZ-644.53MHZ 36QFN |
| SI5319A-C-GM | IC CLOCK MULT/ATTENUATOR 36QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5023-D-GMR | 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 Limiting amp 3.3 V RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SI5023-EVB | 功能描述:時(shí)鐘和定時(shí)器開發(fā)工具 SNT/SDH GbE 2.7Gbps OC48/12/3 STM16/4/1 RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5023-X-GM | 制造商:Silicon Laboratories Inc 功能描述: |
| SI-50242-F | 制造商:Bel Fuse 功能描述:- Trays 制造商:BEL STEWART CONNECTOR 功能描述:Bel Stewart, Internal Part #: SI-50242-F 制造商:BEL STEWART CONNECTOR 功能描述:STEWART, INTERNAL PART #: SI-50242-F |
| SI502-EVB | 制造商:SILABS 制造商全稱:SILABS 功能描述:USB plug-in board that allows for evaluation of the Si50x family of CMEMS oscillators. |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。