- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359677 > MT90882BP1N (Zarlink Semiconductor Inc.) TDM to Packet Processors PDF資料下載
參數(shù)資料
| 型號： | MT90882BP1N |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | TDM to Packet Processors |
| 中文描述： | TDM到分組處理器 |
| 文件頁數(shù)： | 14/97頁 |
| 文件大?。?/td> | 702K |
| 代理商： | MT90882BP1N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁
MT90880/1/2/3
Data Sheet
14
Zarlink Semiconductor Inc.
3.3 Packet Interfaces
3.3.1 MII Interfaces
Data for the MII packet switching is based on Specification IEEE Std 802.3u – 1995. The MII has separate
transmit and receive circuits, and consequently the characteristics are shown in the relevant tables.
All MII signals are 5 V tolerant.
All MII outputs are high impedance while S_RST is low.
LOC_STO [7:0]
O
L5 [7], L4 [6], K2 [5], L3 [4],
L2 [3], P4 [2], M2 [1], N3 [0]
Local TDM interface serial output
streams
Operate at 2.048, 4.096 and 8.192 Mbs
MT90880 variant only
c4ob
O
B8
TDM interface 4.096 MHz clock
All variants
fp4ob
O
C8
8 KHz frame pulse for C4OB clock
All variants
c8ob
O
A7
TDM interface 8.192 MHz clock
All variants
fp8ob
O
A6
8 KHz frame pulse for C8OB clock.
All variants
c16ob
O
B7
TDM interface 16.384 MHz clock
All variants
fp16ob
O
D8
8 KHz frame pulse for C16OB clock.
All variants
ode
I D
A8
WAN and TDM serial output enable. High
to enable outputs, low for high
impedance.
All variants
Signal
I/O
Package Balls
Description
m_mdc
O
AF9
MII management data clock.
Common for both MII ports.
m_mdio
IOU
AC10
MII management data I/O
Common for both MII ports; 2.5 MHz
MII Port A
m_mint0
I U
AF6
MII management interrupt for port A
m0_txd[3:0]
O U
AC8 [3], AF5 [2], AE6 [1], AD7 [0]
Transmit data
m0_txen
O U
AD6
Transmit enable
Table 6 - MII Interfaces
Signal
I/O
Package Balls
Description
Table 5 - Local TDM Interface (continued)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90882IG | TDM to Packet Processors |
| MT90883A | TDM to Packet Processors |
| MT90883IG | TDM to Packet Processors |
| MT9088IG | TDM to Packet Processors |
| MT8960 | Integrated PCM Filter Codec |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90882IG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883A | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883A/IG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
| MT90883BP1N | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:TDM to Packet Processors |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。