參數(shù)資料
型號(hào)： MT47H64M16HR-3IT
元件分類： DRAM
英文描述： 64M X 16 DDR DRAM, 0.4 ns, PBGA84
封裝： 8 X 12.50 MM, ROHS COMPLIANT, FBGA-84
文件頁(yè)數(shù)： 56/129頁(yè)
文件大小： 9252K
代理商： MT47H64M16HR-3IT
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)當(dāng)前第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)
Table 11: AC Operating Specifications and Conditions (Continued)
Not all speed grades listed may be supported for this device; refer to the title page for speeds supported; Notes: 1–5 apply to the entire table;
VDDQ = +1.5–1.9V, VDD = +1.5–1.9V
AC Characteristics
-25E
-25
-3E
-3
-37E
Units
Notes
Parameter
Symbol
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Command
and
Address
Input setup time
tISb
175
–
175
–
200
–
200
–
250
–
ps
Input hold time
tIHb
250
–
250
–
275
–
275
–
375
–
ps
Input setup time
tISa
375
–
375
–
400
–
400
–
500
–
ps
Input hold time
tIHa
375
–
375
–
400
–
400
–
500
–
ps
Input pulse width
tIPW
0.6
–
0.6
–
0.6
–
0.6
–
0.6
–
tCK
ACTIVATE-to- ACTIVATE
delay, same bank
tRC
55
–
55
–
54
–
55
–
55
–
ns
ACTIVATE-to-READ or
WRITE delay
tRCD
12.5
–
15
–
12
–
15
–
15
–
ns
ACTIVATE-to- PRE-
CHARGE delay
tRAS
40
70K
40
70K
40
70K
40
70K
40
70K
ns
PRECHARGE period
tRP
12.5
–
15
–
12
–
15
–
15
–
ns
PRECHARGE
ALL period
<1Gb
tRPA
12.5
–
15
–
12
–
15
–
15
–
ns
≥1Gb
tRPA
15
–
17.5
15
18
18.75
ns
ACTIVATE -to-
ACTIVATE
delay differ-
ent bank
x4, x8
tRRD
7.5
–
7.5
–
7.5
–
7.5
–
7.5
–
ns
x16
tRRD
10
–
10
–
10
–
10
–
10
–
ns
4-bank
activate
period
(
≥1Gb)
x4, x8
tFAW
35
–
35
–
37.5
–
37.5
–
37.5
–
ns
x16
tFAW
45
–
45
–
50
–
50
–
50
–
ns
Internal READ-to-PRE-
CHARGE delay
tRTP
7.5
–
7.5
–
7.5
–
7.5
–
7.5
–
ns
CAS#-to-CAS# delay
tCCD
2
–
2
–
2
–
2
–
2
–
tCK
Write recovery time
tWR
15
–
15
–
15
–
15
–
15
–
ns
Write AP recovery + pre-
charge time
tDAL
tWR +
tRP
–
tWR +
tRP
–
tWR +
tRP
–
tWR +
tRP
–
tWR +
tRP
–
ns
Internal WRITE-to-READ
delay
tWTR
7.5
–
7.5
–
7.5
–
7.5
–
7.5
–
ns
LOAD MODE cycle time
tMRD
2
–
2
–
2
–
2
–
2
–
tCK
1Gb:
x4,
x8,
x16
1.55V
DDR2
SDRAM
AC
Timing
Operating
Specifications
PDF:
09005aef82b91d01
1GbDDR2_1_55V.PDF
Rev.
A
5/09
EN
32
Micron
Technology,
Inc.
reserves
the
right
to
change
products
or
specifications
without
notice.
2009
Micron
Technology,
Inc.
All
rights
reserved.
相關(guān)PDF資料
PDF描述
MT48H8M16LFB4-8IT:JTR 8M X 16 SYNCHRONOUS DRAM, 6 ns, PBGA54
MT48LC4M32TG-10 4M X 32 SYNCHRONOUS DRAM, 7 ns, PDSO54
MT48V8M16LFB4-8XT 8M X 16 SYNCHRONOUS DRAM, 7 ns, PBGA54
MT48LC4M32LFB5-10ES:G 4M X 32 SYNCHRONOUS DRAM, 7 ns, PBGA90
MT48V4M32TG-8XT 4M X 32 SYNCHRONOUS DRAM, 7 ns, PDSO54
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT47H64M16HR-3L 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DDR2 SDRAM
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*