- 您現(xiàn)在的位置：買賣IC網 > PDF目錄367625 > MFRC53101T (NXP Semiconductors N.V.) ISO-IEC 14443 reader IC PDF資料下載
參數(shù)資料
| 型號： | MFRC53101T |
| 廠商： | NXP Semiconductors N.V. |
| 元件分類： | 通信及網絡 |
| 英文描述： | ISO-IEC 14443 reader IC |
| 封裝： | MFRC53101T/0FE<SOT287-1 (SO32)|<<http://www.nxp.com/packages/SOT287-1.html<1<week 51, 2004,;MFRC53101T/0FE<SOT287-1 (SO32)|<<http://www.nxp.com/packages/SOT287-1.html< |
| 文件頁數(shù)： | 111/116頁 |
| 文件大?。?/td> | 862K |
| 代理商： | MFRC53101T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當前第111頁第112頁第113頁第114頁第115頁第116頁
MFRC531_34
NXP B.V. 2010. All rights reserved.
Product data sheet
PUBLIC
Rev. 3.4 — 26 January 2010
056634
111 of 116
continued >>
NXP Semiconductors
MFRC531
ISO/IEC 14443 reader IC
22. Tables
Table 1. Quick reference data . . . . . . . . . . . . . . . . . . . . .3
Table 2. Ordering information . . . . . . . . . . . . . . . . . . . . .3
Table 3. Pin description . . . . . . . . . . . . . . . . . . . . . . . . . .5
Table 4. Supported microprocessor and EPP interface
signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
Table 5. Connection scheme for detecting the parallel
interface type . . . . . . . . . . . . . . . . . . . . . . . . . . .8
Table 6. SPI compatibility . . . . . . . . . . . . . . . . . . . . . . .10
Table 7. SPI read data . . . . . . . . . . . . . . . . . . . . . . . . . .10
Table 8. SPI read address . . . . . . . . . . . . . . . . . . . . . . .11
Table 9. SPI write data . . . . . . . . . . . . . . . . . . . . . . . . .11
Table 10. SPI write address . . . . . . . . . . . . . . . . . . . . . .11
Table 11. EEPROM memory organization diagram . . . . .12
Table 12. Product information field . . . . . . . . . . . . . . . . .13
Table 13. Product type identification definition . . . . . . . .13
Table 14. Byte assignment for register initialization at
start-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
Table 15. Shipment content of StartUp configuration file .15
Table 16. Byte assignment for register initialization at
startup. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
Table 17. FIFO buffer access . . . . . . . . . . . . . . . . . . . . .17
Table 18. Associated FIFO buffer registers and flags . . .19
Table 19. Interrupt sources . . . . . . . . . . . . . . . . . . . . . . .20
Table 20. Interrupt control registers . . . . . . . . . . . . . . . .20
Table 21. Associated Interrupt request system registers
and flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
Table 22. Associated timer unit registers and flags . . . . .25
Table 23. Signal on pins during Hard power-down . . . . .26
Table 24. Pin TX1 configurations . . . . . . . . . . . . . . . . . .29
Table 25. Pin TX2 configurations . . . . . . . . . . . . . . . . . .30
Table 26. TX1 and TX2 source resistance of n-channel
driver transistor against GsCfgCW or
GsCfgMod . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
Table 27. Gain factors for the internal amplifier . . . . . . . .34
Table 28. DecoderSource[1:0] values . . . . . . . . . . . . . . .37
Table 29. ModulatorSource[1:0] values . . . . . . . . . . . . . .37
Table 30. MFOUTSelect[2:0] values . . . . . . . . . . . . . . . .37
Table 31. Register settings to enable use of the analog
circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
Table 32. MIFARE higher baud rates . . . . . . . . . . . . . . .38
Table 33. ISO/IEC 14443 B registers and flags . . . . . . . .39
Table 34. Dedicated address bus: assembling the
register address . . . . . . . . . . . . . . . . . . . . . . . .41
Table 35. Multiplexed address bus: assembling the
register address . . . . . . . . . . . . . . . . . . . . . . . .42
Table 36. Behavior and designation of register bits . . . . .42
Table 37. MFRC531 register overview . . . . . . . . . . . . . .43
Table 38. MFRC531 register flags overview . . . . . . . . . .45
Table 39. Page register (address: 00h, 08h, 10h, 18h, 20h,
28h, 30h, 38h) reset value: 1000 0000b, 80h bit
allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 40. Page register bit descriptions . . . . . . . . . . . . . 48
Table 41. Command register (address: 01h) reset value:
x000 0000b, x0h bit allocation . . . . . . . . . . . . 48
Table 42. Command register bit descriptions . . . . . . . . . 48
Table 43. FIFOData register (address: 02h) reset value:
xxxx xxxxb, 05h bit allocation . . . . . . . . . . . . . 49
Table 44. FIFOData register bit descriptions . . . . . . . . . 49
Table 45. PrimaryStatus register (address: 03h) reset value:
0000 0101b, 05h bit allocation . . . . . . . . . . . . 49
Table 46. PrimaryStatus register bit descriptions . . . . . . 49
Table 47. FIFOLength register (address: 04h) reset value:
0000 0000b, 00h bit allocation . . . . . . . . . . . . 50
Table 48. FIFOLength bit descriptions . . . . . . . . . . . . . . 50
Table 49. SecondaryStatus register (address: 05h) reset
value: 01100 000b, 60h bit allocation . . . . . . . 51
Table 50. SecondaryStatus register bit descriptions . . . . 51
Table 51. InterruptEn register (address: 06h) reset value:
0000 0000b, 00h bit allocation . . . . . . . . . . . . 51
Table 52. InterruptEn register bit descriptions . . . . . . . . 51
Table 53. InterruptRq register (address: 07h) reset value:
0000 0000b, 00h bit allocation . . . . . . . . . . . . 52
Table 54. InterruptRq register bit descriptions . . . . . . . . 52
Table 55. Control register (address: 09h) reset value: 0000
0000b, 00h bit allocation . . . . . . . . . . . . . . . . . 53
Table 56. Control register bit descriptions . . . . . . . . . . . 53
Table 57. ErrorFlag register (address: 0Ah) reset value:
0100 0000b, 40h bit allocation . . . . . . . . . . . . 53
Table 58. ErrorFlag register bit descriptions . . . . . . . . . . 53
Table 59. CollPos register (address: 0Bh) reset value: 0000
0000b, 00h bit allocation . . . . . . . . . . . . . . . . . 54
Table 60. CollPos register bit descriptions . . . . . . . . . . . 54
Table 61. TimerValue register (address: 0Ch) reset value:
xxxx xxxxb, xxh bit allocation . . . . . . . . . . . . . 55
Table 62. TimerValue register bit descriptions . . . . . . . . 55
Table 63. CRCResultLSB register (address: 0Dh) reset
value: xxxx xxxxb, xxh bit allocation . . . . . . . . 55
Table 64. CRCResultLSB register bit descriptions . . . . . 55
Table 65. CRCResultMSB register (address: 0Eh) reset
value: xxxx xxxxb, xxh bit allocation . . . . . . . . 55
Table 66. CRCResultMSB register bit descriptions . . . . 55
Table 67. BitFraming register (address: 0Fh) reset value:
0000 0000b, 00h bit allocation . . . . . . . . . . . . 56
Table 68. BitFraming register bit descriptions . . . . . . . . . 56
Table 69. TxControl register (address: 11h) reset value:
0101 1000b, 58h bit allocation . . . . . . . . . . . . 57
相關PDF資料 |
PDF描述 |
|---|---|
| MFRX85201HD | Secure contactless reader solution |
| MMBD4148 | High-speed switching diode |
| MMBD6050-V-GS08 | SWITING 70V 0.2A 3PIN SOT-23 - Tape and Reel |
| MMBD6050-V-GS18 | SWITING 70V 0.2A 3PIN SOT-23 - Tape and Reel |
| MMBD7000-V-GS08 | Diode Small Signal Switching 100V 0.2A 3-Pin SOT-23 T/R |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MFRC53101T/0FE,112 | 功能描述:RFID應答器 MIFARE HS READER RoHS:否 制造商:Murata 存儲容量:512 bit 工作溫度范圍:- 40 C to + 85 C 安裝風格:SMD/SMT 封裝 / 箱體: 封裝:Reel |
| MFRC53101T/0FE112 | 制造商:NXP Semiconductors 功能描述:CNTCLESS RC 5V ISO14443-A |
| MFRC53101T/0FE112 | 制造商:NXP Semiconductors 功能描述:IC RFID READER 13.56MHZ SOIC-32 |
| MFRC630 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Contactless reader IC |
| MFRC63001HN,518 | 制造商:NXP Semiconductors 功能描述:MFRC63001HN/HVQFN32/REEL13DP// - Tape and Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。