10.12 Inter-Integrated Ci" />
參數資料
型號： MC56F8014VFAE
廠商： Freescale Semiconductor
文件頁數： 12/124頁
文件大?。?/td> 0K
描述： IC DIGITAL SIGNAL CTRLR 32-LQFP
標準包裝： 250
系列： 56F8xxx
核心處理器： 56800E
芯體尺寸： 16-位
速度： 32MHz
連通性： I²C，SCI，SPI
外圍設備： POR，PWM，WDT
輸入/輸出數： 26
程序存儲器容量： 16KB（8K x 16）
程序存儲器類型： 閃存
RAM 容量： 2K x 16
電壓 - 電源 (Vcc/Vdd)： 3 V ~ 3.6 V
數據轉換器： A/D 8x12b
振蕩器型： 內部
工作溫度： -40°C ~ 105°C
封裝/外殼： 32-LQFP
包裝： 托盤
配用： DEMO56F8014-E-ND - BOARD DEMO MC56F8014 W/UNIV PS
DEMO56F8014-ND - BOARD DEMO MC56F8014 W/US PS
APMOTOR56F8000E-ND - KIT DEMO MOTOR CTRL SYSTEM
DEMO56F8014-EE-ND - BOARD DEMO FOR 56F8014
Inter-Integrated Circuit Interface (I2C) Timing
56F8014 Technical Data, Rev. 11
Freescale Semiconductor
109
10.12 Inter-Integrated Circuit Interface (I2C) Timing
Table 10-17 I2C Timing
Characteristic
Symbol
Standard Mode
Fast Mode
Unit
MinimumMaximumMinimum
Maximum
SCL Clock Frequency
fSCL
0
100
0
400
kHz
Hold time (repeated ) START
condition. After this period, the
first clock pulse is generated.
tHD; STA
4.0
0.6
μs
LOW period of the SCL clock
tLOW
4.7
1.25
μs
HIGH period of the SCL clock
tHIGH
4.0
0.6
μs
Set-up time for a repeated START
condition
tSU; STA
4.7
0.6
μs
Data hold time for I2C bus devices
tHD; DAT
01
1. A device must internally provide a hold time of at least 300ns for the SDA signal (referred to the VIH min of the SCL signal) to
bridge the undefined region of the falling edge of SCL.
3.452
2. The maximum tHD; DAT has only to be met if the device does not stretch the LOW period (tLOW) of the SCL signal.
01
0.92
μs
Data set-up time
tSU; DAT
250
1003
3. A Fast mode I2C bus device can be used in a Standard mode I2C bus system, but the requirement tSU; DAT > = 250ns must then
be met. This will automatically be the case if the device does not stretch the LOW period of the SCL signal. If such a device does
stretch the LOW period of the SCL signal, it must output the next data bit to the SDA line
trmax + tSU; DAT = 1000 + 250 = 1250ns (according to the Standard mode I
2C bus specification) before the SCL line is released.
ns
Rise time of both SDA and SCL
signals
tr
1000
2 +0.1Cb
4
4. Cb = total capacitance of the one bus line in pF.
300
ns
Fall time of both SDA and SCL
signals
tf
300
2 +0.1Cb
4
300
ns
Set-up time for STOP condition
tSU; STO
4.0
0.6
μs
Bus free time between STOP and
START condition
tBUF
4.7
1.3
μs
Pulse width of spikes that must be
suppressed by the input filter
tSP
N/A
0.0
50
ns
相關PDF資料
PDF描述
V24C24M100B2 CONVERTER MOD DC/DC 24V 100W
MC9S08DV32AMLF IC MCU 32K FLASH 2K RAM 48-LQFP
MC9S08DN60CLF IC MCU 60K FLASH 2K RAM 48-LQFP
V24C15M100BL CONVERTER MOD DC/DC 15V 100W
V24C15M100BG3 CONVERTER MOD DC/DC 15V 100W
相關代理商/技術參數
參數描述
MC56F8023 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers
MC56F8023VLC 功能描述:數字信號處理器和控制器 - DSP, DSC 16 BIT DSPHC RoHS:否 制造商:Microchip Technology 核心:dsPIC 數據總線寬度:16 bit 程序存儲器大小:16 KB 數據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數量:35 定時器數量:3 設備每秒兆指令數:50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
MC56F8025 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers
MC56F8025E 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Digital Signal Controller Product Brief
MC56F8025MLD 功能描述:數字信號處理器和控制器 - DSP, DSC 16 BIT DSPHC RoHS:否 制造商:Microchip Technology 核心:dsPIC 數據總線寬度:16 bit 程序存儲器大小:16 KB 數據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數量:35 定時器數量:3 設備每秒兆指令數:50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*