- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄180243 > M7A3PE600-FFG256I FPGA, 600000 GATES, PBGA256 PDF資料下載
參數(shù)資料
| 型號： | M7A3PE600-FFG256I |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 600000 GATES, PBGA256 |
| 封裝： | 1 MM PITCH, FBGA-256 |
| 文件頁數(shù)： | 119/168頁 |
| 文件大?。?/td> | 1335K |
| 代理商： | M7A3PE600-FFG256I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁當(dāng)前第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁
ProASIC3E Flash Family FPGAs
2- 42
Advanced v0.5
Simultaneous Switching Outputs and Printed Circuit Board Layout
Simultaneously switching outputs (SSO) can cause signal
integrity problems on adjacent signals that are not part
of the SSO bus. Both inductive and capacitive coupling
parasitics of bond wires inside packages and of traces on
printed circuit boards (PCBs) will transfer noise from SSO
busses
onto
signals
adjacent
to
those
busses.
Additionally, SSOs can produce ground bounce noise and
VCCI dip noise. These two noise types are caused by
rapidly-changing
currents
through
GND
and
VCCI
package pin inductances during switching activities
Ground bounce noise voltage = L (GND) × di/dt
EQ 2-1
VCCI dip noise voltage = L (VCCI) × di/dt
EQ 2-2
Any group of four or more input pins switching on the
same clock edge is considered an SSO bus. The shielding
should be done both on the board and inside the
package unless otherwise described.
In-package shielding can be achieved in several ways; the
required shielding will vary depending on whether pins
next to the SSO bus are LVTTL/LVCMOS inputs, LVTTL/
LVCMOS outputs, or GTL/SSTL/HSTL/LVDS/LVPECL inputs
and outputs. Board traces in the vicinity of the SSO bus
have to be adequately shielded from mutual coupling
and inductive noise that can be generated by the SSO
bus. Also, noise generated by the SSO bus needs to be
reduced inside the package.
PCBs perform an important function in feeding stable
supply voltage to the IC and at the same time maintain
signal integrity between devices.
Key issues that need to considered are as follows:
Power and ground plane design and decoupling
network design
Transmission line reflections and terminations
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M7A3PE600-FFG484I | FPGA, 600000 GATES, PBGA484 |
| M7A3PE600-FFGG256I | FPGA, 600000 GATES, PBGA256 |
| M7A3PE600-FFGG484I | FPGA, 600000 GATES, PBGA484 |
| M7A3PE600-FPQ208I | FPGA, 600000 GATES, PQFP208 |
| M7A3PE600-FPQG208I | FPGA, 600000 GATES, PQFP208 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M7A5 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MEDIUM CURRENT SILICON RECTIFIERS |
| M7A9 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MEDIUM CURRENT SILICON RECTIFIERS |
| M7AFS600-1FG256 | 制造商:Microsemi Corporation 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays |
| M7AFS600-1FG256ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| M7AFS600-1FG256I | 制造商:Microsemi Corporation 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。