- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299258 > KFM4GH6Q4M-DEB80 256M X 16 FLASH 1.8V PROM, 70 ns, PBGA63 PDF資料下載
參數(shù)資料
| 型號： | KFM4GH6Q4M-DEB80 |
| 元件分類： | PROM |
| 英文描述： | 256M X 16 FLASH 1.8V PROM, 70 ns, PBGA63 |
| 封裝： | 10 X 13 MM, 1 MM HEIGHT, 0.80 MM PITCH, LEAD FREE, FBGA-63 |
| 文件頁數(shù)： | 111/142頁 |
| 文件大小： | 2226K |
| 代理商： | KFM4GH6Q4M-DEB80 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁
Flex-MuxOneNAND4G(KFM4GH6Q4M-DEBx)
- 70 -
FLASH MEMORY
Flex-MuxOneNAND8G(KFN8GH6Q4M-DEBx)
Flex-MuxOneNAND16G(KFKAGH6Q4M-DEBx)
3.7.2.3 Programmable Burst Read Latency Operation
See Timing Diagrams 6.1 and 6.2
Upon power up, the number of initial clock cycles from Valid Address (AVD) to initial data defaults to four clocks.
The number of clock cycles (n) which are inserted after the clock which is latching the address. The host can read the first data with the
(n+1)th rising edge.
The number of total initial access cycles is programmable from three to seven cycles. After the number of programmed burst clock cycles is
reached, the rising edge of the next clock cycle triggers the next burst data.
Four Clock Burst Read Latency (BRWL=4 case)
*NOTE :
BRWL=4, HF=0 is recommended for 40MHz~66MHz. For frequency over 66MHz, BRWL should be 6 or 7 while HF=1.
Also, for frequency under 40MHz, BRWL can be reduced to 3, and HF=0.
3.7.3 Handshaking Operation
The handshaking feature allows the host system to simply monitor the RDY signal from the device to determine when the initial word of burst
data is ready to be read.
To set the number of initial cycles for optimal burst mode, the host should use the programmable burst read latency configuration (see section
2.8.19, "System Configuration1 Register").
The rising edge of RDY which is derived at one cycle prior of data fetch clock indicates the initial word of valid burst data.
3.7.4 Output Disable Mode Operation
When the CE or OE input is at VIH, output from the device is disabled.
The outputs are placed in the high impedance state.
tIAA
Hi-Z
CE
CLK
AVD
OE
RDY
≈
tRDYA
A/DQ0:
A/DQ15
D6
D7
D0
D1
D2
D3
D7
D0
Hi-Z
≈
Valid
Address
-1
0
123
tBA
Rising edge of the clock cycle following last read latency
triggers next burst data
tRDYS
4
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| KHP7 | 2.75 A, 7000 V, SILICON, RECTIFIER DIODE |
| KJA1Y13K8PC | 8 CONTACT(S), STEEL, MALE, MIL SERIES CONNECTOR, SOLDER, RECEPTACLE |
| KJA1Y13K8PD | 8 CONTACT(S), STEEL, MALE, MIL SERIES CONNECTOR, SOLDER, RECEPTACLE |
| KJA1Y13K8PE | 8 CONTACT(S), STEEL, MALE, MIL SERIES CONNECTOR, SOLDER, RECEPTACLE |
| KJA1Y13K8PN | 8 CONTACT(S), STEEL, MALE, MIL SERIES CONNECTOR, SOLDER, RECEPTACLE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| KFM65MZ-160PR | 制造商:TYAN 功能描述:CHASSIS UNIT - Bulk |
| KFM85M | 制造商:KEC 制造商全稱:KEC(Korea Electronics) 功能描述:SPECIFICATIONS FOR SAW FILTER(BAND PASS FILTERS FOR CDMA IF STAGE) |
| KFM90D060 | 制造商:IDEC CORPORATION 功能描述:CONNECTOR M12 |
| KFM90D060R | 制造商:IDEC CORPORATION 功能描述:CONNECTOR M12 |
| KFM90D150 | 制造商:IDEC CORPORATION 功能描述:CONNECTOR M12 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。