- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄223993 > HY5DU561622FTP-4I (HYNIX SEMICONDUCTOR INC) 16M X 16 DDR DRAM, 0.7 ns, PDSO66 PDF資料下載
參數(shù)資料
| 型號： | HY5DU561622FTP-4I |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | DRAM |
| 英文描述： | 16M X 16 DDR DRAM, 0.7 ns, PDSO66 |
| 封裝： | 0.400 X 0.875 INCH, 0.65 MM PITCH, TSOP2-66 |
| 文件頁數(shù)： | 8/28頁 |
| 文件大小： | 179K |
| 代理商： | HY5DU561622FTP-4I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
Rev. 1.1 / Mar. 2008
16
1HY5DU561622FTP-5I
HY5DU561622FTP-4I
7.
Issue 2 or more Auto Refresh commands.
8.
Issue a Mode Register Set command to initialize the mode register with bit A8 = Low.
Power-Up Sequence
CODE
NOP
PRE
MRS
EMRS
PRE
NOP
MRS
AREF
ACT
RD
VDD
VDDQ
VTT
VREF
/CLK
CLK
CKE
CMD
DM
ADDR
A10
BA0, BA1
DQS
DQ'S
LVCMOS Low Level
tIS tIH
tVTD
T=200usec
tRP
tMRD
tRP
tRFC
tMRD
tXSRD*
READ
Non-Read
Command
Power UP
VDD and CK stable
Precharge All
EMRS Set
MRS Set
Reset DLL
(with A8=H)
Precharge All
2 or more
Auto Refresh
MRS Set
(with A8=L)
* 200 cycle(tXSRD) of CK are required (for DLL locking) before Read Command
tMRD
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU56422ALF-J | 64M X 4 DDR DRAM, 0.7 ns, PBGA60 |
| HY5MS5B6LF-H | 16M X 16 DDR DRAM, 6.5 ns, PBGA60 |
| HY5PS1G831ALFP-C4 | 128M X 8 DDR DRAM, PBGA68 |
| HY5PS1G831ALFP-Y5 | 128M X 8 DDR DRAM, PBGA68 |
| HY5RS573225AFP-16L | 8M X 32 DDR DRAM, 0.28 ns, PBGA136 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU561622FTP-5 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M(16Mx16) DDR SDRAM |
| HY5DU561622FTP-5I | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M(16Mx16) DDR SDRAM |
| HY5DU561622FTP-D43 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256Mb DDR SDRAM |
| HY5DU561622FTP-D43I | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256Mb DDR SDRAM |
| HY5DU561622FTP-D5 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256Mb DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。