- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371773 > HC05PL4GRS 68HC05PL4A. 68HC05PL4B. 68HC705PL4B General Release Specification PDF資料下載
參數(shù)資料
| 型號(hào)： | HC05PL4GRS |
| 英文描述： | 68HC05PL4A. 68HC05PL4B. 68HC705PL4B General Release Specification |
| 中文描述： | 68HC05PL4A。 68HC05PL4B。 68HC705PL4B一般版本規(guī)范 |
| 文件頁數(shù)： | 66/98頁 |
| 文件大?。?/td> | 1004K |
| 代理商： | HC05PL4GRS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
GENERAL RELEASE SPECIFICATION
April 30, 1998
MOTOROLA
10-4
8-BIT TIMER
MC68HC05PL4
REV 2.0
10.5
8-BIT TIMER OPERATION DURING WAIT MODE
The CPU clock halts during the WAIT mode, but the timer remains active. If the
interrupts are enabled, the timer interrupt will cause the processor to exit the WAIT
mode.
10.6
8-BIT TIMER OPERATION DURING STOP MODE
The timer ceases counting in STOP mode. When STOP is exited by an external
interrupt or an external reset, the internal oscillator will resume its operation, fol-
lowed by internal processor stabilization delay. The timer is then cleared to zero
and resumes its operation.
NOTE
The T8IF bit in T8CSR will be set after MCU exit from STOP mode. To avoid
generation of the timer 8 interrupt when exiting STOP mode, it is recommended to
clear T8IE bit prior entering STOP mode. After exiting STOP mode T8IF bit must
be cleared before setting T8IE bit.
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。