- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17050 > EVAL-AD7760EDZ (Analog Devices Inc)BOARD EVAL CONTROL AD7760 PDF資料下載
參數(shù)資料
| 型號： | EVAL-AD7760EDZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 35/37頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL CONTROL AD7760 |
| 標(biāo)準包裝： | 1 |
| ADC 的數(shù)量： | 1 |
| 位數(shù)： | 24 |
| 采樣率（每秒）： | 2.5M |
| 數(shù)據(jù)接口： | 并聯(lián) |
| 輸入范圍： | ±3.25 Vpp |
| 在以下條件下的電源（標(biāo)準）： | 958mW @ 2.5MSPS |
| 工作溫度： | -40°C ~ 85°C |
| 已用 IC / 零件： | AD7760 |
| 已供物品： | 板，CD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁
AD7760
Rev. A | Page 6 of 36
TIMING SPECIFICATIONS
AVDD1 = DVDD = VDRIVE = 2.5 V, AVDD2 = AVDD3 = AVDD4 = 5 V, TA = 25°C, normal mode, unless otherwise noted.
Table 3.
Parameter
Limit at TMIN, TMAX
Unit
Description
fMCLK
1
MHz min
Applied master clock frequency
40
MHz max
fICLK
500
kHz min
Internal modulator clock derived from MCLK
20
MHz max
0.5 × tICLK
typ
DRDY pulse width
t2
10
ns min
DRDY falling edge to CS falling edge
t3
3
ns min
RD/WR setup time to CS falling edge
t4
(0.5 × tICLK) + 16 ns
max
Data access time
t5
tICLK
min
CS low read pulse width
t6
tICLK
min
CS high pulse width between reads
t7
3
ns min
RD/WR hold time to CS rising edge
t8
11
ns max
Bus relinquish time
t92
0.5 × tICLK
typ
DRDY high period
t102
0.5 × tICLK
typ
DRDY low period
t11
(0.5 × tICLK) + 16 ns
max
Data access time
23
ns min
Data valid prior to DRDY rising edge
19
ns min
Data valid after DRDY rising edge
t14
11
ns max
Bus relinquish time
t15
4 × tICLK
min
CS low write pulse width
t16
4 × tICLK
min
CS high period between address and data
t17
5
ns min
Data setup time
t18
0
ns min
Data hold time
23
ns min
Data valid prior to MCLK falling edge while DRDY is logic low
19
ns min
Data valid after MCLK falling edge while DRDY is logic low
1 tICLK = 1/fICLK.
2 When ICLK = MCLK, DRDY pulse width depends on the mark-space ratio of applied MCLK.
3 Valid when using the modulator output mode with CDIV = 1.
4 See the Modulator Data Output Mode section for timing diagrams.
5 Valid when using the modulator output mode with CDIV = 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GCM22DCMD | CONN EDGECARD 44POS .156 WW |
| REC5-4815DRW/H2/C | CONV DC/DC 5W 36-72VIN +/-15VOUT |
| ISL5861EVAL2 | EVALUATION PLATFORM ISL5861 TSSO |
| REC5-4815DRW/H2/A | CONV DC/DC 5W 36-72VIN +/-15VOUT |
| GCA18DTMN | CONN EDGECARD 36POS R/A .125 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-AD7762EB | 制造商:Analog Devices 功能描述:EVALUATION CONTROL BOARD I.C. - Bulk |
| EVAL-AD7762EBZ | 制造商:Analog Devices 功能描述:EVALUATION CONTROL BOARD I.C. - Bulk |
| EVAL-AD7762EDZ | 功能描述:BOARD EVAL CONTROL AD7762 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:- 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標(biāo)準）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件 |
| EVAL-AD7763EB | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk |
| EVAL-AD7763EBZ | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。