- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4591 > DS34T101GN+ (Maxim Integrated Products)IC TDM OVER PACKET 484TEBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | DS34T101GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 25/366頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TDM OVER PACKET 484TEBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 30 |
| 類型： | TDM（分時(shí)復(fù)用） |
| 應(yīng)用： | 數(shù)據(jù)傳輸 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 484-BGA 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 484-HSBGA（23x23） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 1429 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
120 of 366
in RIM7-T1. The CPU has 2ms (8 * 2 * 125
s) to read the data from RFDL before it is lost. Note that in this mode,
no zero stuffing is applied to the FDL data. It is strongly suggested that the HDLC controller be used for FDL
messaging applications.
In the SF framing mode, the framer writes the received Fs framing pattern into the lower six bits of the RFDL
register, and RLS7-T1.RFDLF is set every 1.5ms (12 * 125
s).
10.11.5 E1 Datalink
The registers related to E1 datalink are shown in the following table:
Register Name
Description
Functions
Page
Receive Align Frame Register
Rx first byte of the align frame: Si, FAS
Receive Non-Align Frame Register
Rx first byte of the non-align frame
Receive Si Bits of the Align Frames
Rx align-frame Si bits
Receive Si Bits of the Non-Align Frames
Rx non-align-frame Si bits
Receive Sa Bits
Rx Sa4-Sa8 bits
Sa Bit Interrupt Mask Register
interrupt masks for Sa bit changes
2
Received Sa Bits
last received Sa bit values
Received Sa6 Codeword
last validated Sa6 codeword
Transmit Align Frame Register
Tx first byte of the align frame: Si, FAS
Transmit Non-Align Frame Register
Tx first byte of the non-align frame
Transmit Si Bits of the Align Frame
Tx align-frame Si bits
Transmit Si Bits of the Non-Align Frames
Tx non-align-frame Si bits
Transmit Sa4 to Sa8
Tx Sa4-Sa8 bits
Transmit Sa Bit Control Register
Tx source control bits for Si, RA, SaX
The framer, when operated in the E1 mode, provides two methods for accessing the Sa and the Si bits, which are
the two common channels over which a datalink can be run. The first method involves writing/reading data every
E1 double-frame (250
s) while the second one involves writing/reading data every CRC-4 multiframe (2ms).
10.11.5.1 Per Double-Frame Access (Method 1)
On the receive side, the RAF and RNAF registers always report the contents of the first eight bits of the align frame
and the non-align frame, respectively, which includes the Si and Sa bits Both registers are updated at the start of
the align frame, which is indicated by the RLS2-E1.RAF status bit. After RAF is set to 1, software has 250
s to
read the registers before they are overwritten by the bits from the next double-frame.
On the transmit side, the TAF and TNAF registers can source the first eight bits of the align frame and the non-
align frame, respectively. Data is sampled from these registers at the start of the align frame, which is indicated by
the TLS1.TAF status bit. After TAF is set to 1, software has 250
s to update the registers with new values (if
needed) before they are sampled again for the next double-frame. TAF and TNAF are the default sources for the
FAS, Si, RAI and Sa bits. However, various control fields can cause some of these bits to be sourced from
elsewhere.
10.11.5.2 Per CRC-4 Multiframe Access (Method 2)
On the receive side, the eight registers RSiAF, RSiNAF, RRA, and RSa4 through RSa8 report the corresponding
overhead bits of the CRC-4 multiframe as they are received. These registers are updated at the start of the next
CRC-4 multiframe, which is indicated by the RLS2-E1.RCMF status bit. After RCMF is set to 1, software has 2ms
to read the registers before they are overwritten by the bits from the next multiframe.
corresponding overhead bits of the multiframe. The control bits in the TSACR register enable the sourcing of
Si/RAI/Sa bits from these registers. Data is sampled from these registers at the start of the multiframe, which is
indicated by the TLS1.TMF status bit. After TMF is set to 1, software has 2ms to update the registers (if needed)
before they are sampled again for the next multiframe.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MIC2211-GOYML TR | IC REG LDO 1.8V/2.9V 10-MLF |
| MIC2211-GJYML TR | IC REG LDO 1.8V/2.5V 10-MLF |
| MIC2211-SGYML TR | IC REG LDO 3.3V/1.8V 10-MLF |
| MIC2211-GPYML TR | IC REG LDO 1.8V/3V 10-MLF |
| ESM44DRAH | CONN EDGECARD 88POS R/A .156 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS34T101GN+ | 功能描述:通信集成電路 - 若干 Single TDM Over Packet Chip RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
| DS34T102 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T102GN | 功能描述:通信集成電路 - 若干 Dual TDM Over Packet Chip RoHS:否 制造商:Maxim Integrated 類型:Transport Devices 封裝 / 箱體:TECSBGA-256 數(shù)據(jù)速率:100 Mbps 電源電壓-最大:1.89 V, 3.465 V 電源電壓-最小:1.71 V, 3.135 V 電源電流:50 mA, 225 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Tube |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。