- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10745 > AD73360ASUZ-REEL (Analog Devices Inc)IC ANALOG FRONT END 6CH 44-TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD73360ASUZ-REEL |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 32/35頁(yè) |
| 文件大小： | 0K |
| 描述： | IC ANALOG FRONT END 6CH 44-TQFP |
| 標(biāo)準(zhǔn)包裝： | 1,500 |
| 位數(shù)： | 16 |
| 通道數(shù)： | 6 |
| 功率（瓦特）： | 80mW |
| 電壓 - 電源，模擬： | 2.7 V ~ 3.3 V |
| 電壓 - 電源，數(shù)字： | 2.7 V ~ 3.3 V |
| 封裝/外殼： | 44-TQFP |
| 供應(yīng)商設(shè)備封裝： | 44-TQFP（10x10） |
| 包裝： | 帶卷 (TR) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)當(dāng)前第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)
REV. A
AD73360
–6–
TIMING CHARACTERISTICS
Limit at
Parameter
TA = –40 C to +85 C
Unit
Description
Clock Signals
See Figure 1
t1
61
ns min
MCLK Period
t2
24.4
ns min
MCLK Width High
t3
24.4
ns min
MCLK Width Low
Serial Port
See Figures 3 and 4
t4
t1
ns min
SCLK Period
t5
0.4
× t1
ns min
SCLK Width High
t6
0.4
× t
1
ns min
SCLK Width Low
t7
20
ns min
SDI/SDIFS Setup Before SCLK Low
t8
0
ns min
SDI/SDIFS Hold After SCLK Low
t9
10
ns max
SDOFS Delay from SCLK High
t10
10
ns min
SDOFS Hold After SCLK High
t11
10
ns min
SDO Hold After SCLK High
t12
10
ns max
SDO Delay from SCLK High
t13
30
ns max
SCLK Delay from MCLK
(AVDD = 3 V
10%; DVDD = 3 V
10%; AGND = DGND = 0 V; TA = TMlN to TMAX, unless otherwise
noted)
TIMING CHARACTERISTICS
Limit at
Parameter
TA = –40 C to +85 C
Unit
Description
Clock Signals
See Figure 1
t1
61
ns min
MCLK Period
t2
24.4
ns min
MCLK Width High
t3
24.4
ns min
MCLK Width Low
Serial Port
See Figures 3 and 4
t4
t1
ns min
SCLK Period
t5
0.4
× t
1
ns min
SCLK Width High
t6
0.4
× t1
ns min
SCLK Width Low
t7
20
ns min
SDI/SDIFS Setup Before SCLK Low
t8
0
ns min
SDI/SDIFS Hold After SCLK Low
t9
10
ns max
SDOFS Delay from SCLK High
t10
10
ns min
SDOFS Hold After SCLK High
t11
10
ns min
SDO Hold After SCLK High
t12
10
ns max
SDO Delay from SCLK High
t13
30
ns max
SCLK Delay from MCLK
(AVDD = 5 V
10%; DVDD = 5 V
10%; AGND = DGND = 0 V; TA = TMlN to TMAX, unless otherwise
noted)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD73360LARZ-REEL7 | IC PROCESSOR FRONTEND 6CH 28SOIC |
| MAX965EUA+ | IC COMPARATOR R-R 8-UMAX |
| MAX966ESA+ | IC COMPARATOR R-R 8-SOIC |
| VE-JN4-MY-F1 | CONVERTER MOD DC/DC 48V 50W |
| MAX965ESA+ | IC COMPARATOR R-R 8-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD73360EZEVAL | 制造商:AD 功能描述:73360 ANALOG DEVICE S7L3A |
| AD73360EZ-EVAL | 制造商:AD 功能描述:73360 ANALOG DEVICE S7L3A |
| AD73360L | 制造商:AD 制造商全稱:Analog Devices 功能描述:Six-Input Channel Analog Front End |
| AD73360LAR | 制造商:Analog Devices 功能描述:AFE General Purpose 6ADC 16-Bit 3.3V 28-Pin SOIC W 制造商:Analog Devices 功能描述:IC 16-BIT ADC |
| AD73360LAR-REEL | 制造商:Analog Devices 功能描述:AFE General Purpose 6ADC 16-Bit 3.3V 28-Pin SOIC W T/R 制造商:Analog Devices 功能描述:AFE GEN PURPOSE 6ADC 16BIT 3.3V/3.3V/3.3V 28SOIC W - Tape and Reel |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。