參數(shù)資料
型號(hào): 668-0003-C
廠商: Rabbit Semiconductor
文件頁數(shù): 27/228頁
文件大小: 0K
描述: IC CPU RABBIT2000 30MHZ 100PQFP
標(biāo)準(zhǔn)包裝: 100
系列: Rabbit 2000
處理器類型: Rabbit 2000 8-位
速度: 30MHz
電壓: 2.7V,3V,3.3V,5V
安裝類型: 表面貼裝
封裝/外殼: 100-BQFP
供應(yīng)商設(shè)備封裝: 100-PQFP(14x20)
包裝: 托盤
其它名稱: 316-1004
668-0003
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
116
Rabbit 2000 Microprocessor User’s Manual
The Timer B I/O registers are listed in Table 11-4.
The control/status register for Timer B (TBCSR) is laid out as shown in Table 11-5.
The control register for Timer B (TBCR) is laid out as shown in Table 11-6.
The MSB x registers for Timer B (TBM1R/TBM2R) are laid out as shown in Table 11-7.
Table 11-4. Timer B Registers
Register Name
Register
Mnemonic
I/O
Address
(hex)
R/W
On Reset
To
Timer B Control/Status Register
TBCSR
B0
R/W
xxxxx000
Timer B Control Register
TBCR
B1
W
xxxxxx00
Timer B MSB 1 Reg
TBM1R
B2
x
Timer B LSB 1 Reg
TBL1R
B3
W
x
Timer B MSB 2 Reg
TBM2R
B4
W
x
Timer B LSB 2 Reg
TBL2R
B5
W
x
Timer B Count MSB Reg
TBCMR
BE
R
x
Timer B Count LSB Reg
TBCLR
BF
R
x
Table 11-5. Timer B Control and Status Register (TBCSR) (adr = 0x0B0)
Bits 7:3
Bit 2
Bit 1
Bit 0
Not used
1—A match with match
register 2 was detected.
This bit is cleared when
this register is read;
setting this bit to 1 enables
the interrupt.
1—A match with match
register 1 was detected.
This bit is cleared when
this register is read;
setting this bit to 1 enables
the interrupt.
1—Enable the main clock
for this timer.
Table 11-6. Timer B Control Register (TBCR)
Bits 7:4
Bits 3:2
Bits 1:0
Not used
00—Counter clocked by perclk/2
01—Counter clocked by output of timer A1
1x—Timer clocked by perclk/2 divided by 8
00—Interrupt disabled
xx—Interrupt priority xx enabled.
Table 11-7. Timer B MSB x Register (TBM1R/TBM2R = 0x0B2/0x0B4)
Bits 7:6
Bits 5:0
Two most significant bits of timer
match preload register.
Not used.
相關(guān)PDF資料
PDF描述
668-0011 IC MPU RABIT3000A 55.5MHZ128LQFP
6PAIC3106IRGZRQ1 IC AUDIO CODEC STEREO 48-QFN
70001851 DEVICE SERVER 1PORT SRL-ETHERNET
73M1822-IM/F MICRODAA VOICE DATA/FAX 42-QFN
73M1866B-IM/F MICRODAA SGL PCM HIGHWAY 42-QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
6680005578829 制造商: 功能描述: 制造商:undefined 功能描述:
6680008268807 制造商: 功能描述: 制造商:undefined 功能描述:
6680-00-882-0965 制造商: 功能描述: 制造商:undefined 功能描述:
6680008912796 制造商: 功能描述: 制造商:undefined 功能描述:
6680009296667 制造商: 功能描述: 制造商:undefined 功能描述: